搜索【伪随机】的结果

伪随机码 FPGA源代码及仿真分析

可控m序列产生器我分成6个小模块来做，PN1，CTRL，COUNTER，FP，SCEN_LED，KEY_XD分别对应为：m序列产生器、控制器、码长选择器、码速率选择器，数码管显示，按键消抖。

2019-12-21 19:51:11 2.19MB 伪随机码 FPGA VHDL modesim

1

verilog编写的伪随机序列发生器

此程序是用verilog语言实现的伪随机序列，程序里面对同步字节、数据包、数据帧都有说明，使得程序明白易懂。

2019-12-21 19:44:14 2KB verilog 伪随机

1

VHDL 伪随机码产生器

VHDL语言写的伪随机序列产生器，7阶，可修改参数为m阶

2019-12-21 18:52:40 1KB VHDL 伪随机码产生器

1