Altera EP3C25 FPGA开发板CADENCE ORCAD设计硬件原理图+PCB文件，,采用8层板设计，双面布局布线，主要器件为EP3C25F324 ,A2S56D40CTP-G5PP,IS61LPS25636A-200TQLI,PC28F256P30B85,EPM3128AT等。
Cadence Allegro设计的工程文件，包括完整的原理图和PCB图，可作为你产品设计的参考。
2021-02-03 01:36:43
1.93MB
30W-TDA2030音频功率放大器设计原理图PCB图BOM文件，Protel 99se 设计，包括原理图及PCB印制板图，可用Protel或 Altium Designer(AD)软件打开或修改，可作为你产品设计的参考。
2021-01-30 20:08:22
828KB
包含ZYNQ7000系列中的AX7010、AX7020芯片原理图结构图等硬件资料：AX7020开发板原理图V2.0、AX7020开发板PCB设计图、AX7020尺寸结构、AX7010_AX7020管脚。
2021-01-16 11:55:12
1.3MB
1
设计指标：
主控: STM32F103ZET6
液晶屏: 4.3寸TFT480×272 65K彩色LCD显示屏 FSMC
AD: 12位1MHz采样速率
最高实时取样率： 1Msps 8Bits
取样缓冲器深度： 5K
垂直灵敏度： 5V，1V，500mV,200mV,100mV,50mV,20mV,10mV;
水平时基范围：2S,1S,500mS,200mS,100mS,50mS,20mS,10mS,5mS,2mS,1mS,500uS,200uS,100uS,50uS,20uS,10uS,5uS,2uS,1uS
输入阻抗： ≥1MΩ
最高输入电压： 30Vpp
耦合方式： AC/DC
触发功能： 实现自动、常规、单次触发方式 ,上升或下降边沿触发
参数计算： 频率、周期、占空比、交流峰-峰值、平均值
触发电平： 触发电平高低位置可调，触发时基位置可调
实现RUN/STOP功能
2020-01-03 11:39:46
20.3MB
1