1. 关于使用外设库和芯片选择
需定义USE_STDPERIPH_DRIVER和STM32F40_41xxx
具体在stm32f4xx.h定义或者Target Options里配置
2. 关于时钟配置
本工程外部晶振使用8M
因此需要修改外部晶振以及PLL相关的宏定义
stm32f4xx.h里配置
#define HSE_VALUE ((uint32_t)8000000)
system_stm32f4xx.c里配置
#define PLL_M 8
3. 移植UCOSIII
第一步, 添加ucosiii文件
添加cpu,lib,core,port:
Micrium_STM3240G-EVAL_OS3\Micrium\Software
添加ucos_config:
Micrium_STM3240G-EVAL_OS3\Micrium\Examples\ST\STM3240G-EVAL\OS3
最后添加os_cpu_bsp.c和os_cpu_bsp.h,自己修改的,实现了SYSTick以及TMR的相关接口,这样可以免除添加官方bsp那些乱七八糟的东西
第二步, 修改部分文件
startup_stm32f40xx.s
如果需要增加FPU的支持,则还要对port里的三个文件进行修改
os_cpu.h
os_cpu_c.c
os_cpu_a.asm
3. 移植lwip,有RTOS,在无RTOS的版本上作修改
最主要就是sys_arch里实现邮箱,信号量,任务等接口
LwIP_Init里要修改:
tcpip_init( NULL, NULL );
netif_add(&gnetif, &ipaddr, &netmask, &gw, NULL, ðernetif_init, &tcpip_input);
lwipopts.h修改相应参数
最后创建NET接收任务和NET应用任务
2021-03-19 09:53:50
1.38MB
1
stm32f407板子使用pwm驱动mg996r舵机，舵机信号口接PD14,自定义了ang函数，可自调角度，从0度转到180，供大家学习。
2021-03-04 13:23:45
18.67MB
1
Spartan6 XC6SLX9-2FTG256C FPGA开发板ALTIUM硬件原理图+PCB+封装库文件，主要器件为FPGA XC6SLX9-2FTG256C, SDRAM HY57V2562GTR,DS1302 , 6位8段数码管， 采用4层板设计，板子大小为130x90mm，双面布局布线，可以用Altium Designer(AD)软件打开或修改，在制板测试使用，可作为你产品设计的参考。
2021-02-27 09:06:59
1.42MB
spartan6 FPGA XC6SLX9-2FTG256C HY57V2562GTR 纽扣电池 TF卡ALTIUM AD集成库文件（原理图库+PCB库)。IntLib后缀文件，拆分后文件为PcbLib+SchLib格式，Altium Designer原理图库+PCB封装库，已在项目中验证使用，可以直接应用到你的项目开发。
2021-02-25 21:05:19
370KB
STM32F407+XC6SLX9视频采集显示板AD设计原理图+PCB+封装库，采用2层板设计，板子大小为100x100mm，双面布局布线，主要器件包括主控CPU STM32F407VGT6(LQPF100), XILINX FPGA XC6SLX9-2TQG144I, TVP5151,DP83848CVV,NAND Flash SD卡实时时钟DS3231M以太网接口DP83848
USB接口(2路)1路RS232和2路RS422等.AltiumDesigner 设计的工程文件，包括完整的原理图及PCB文件，可以用Altium(AD)软件打开或修改，已经制板并在项目中使用，可作为你产品设计参考
2021-02-03 23:48:06
8.73MB
Spartan6 XC6SLX9-IP101 100M以太网FPGA开发板AD设计原理图+PCB文件+VERILOG测试源码,采用2层板设计，板子大小为54x62mm，双面布局布线，FPGA芯片为XC6SLX9-3TQG144C，以太网接口芯片为IP101。
硬件AltiumDesigner 设计的工程文件，包括完整无误的原理图及PCB文件，可以用Altium(AD)软件打开或修改，FPGA以太网接口VERILOG逻辑工程源码，可作为你产品设计的参考。FPGA开发板AD设计
2021-02-02 12:38:24
14.95MB