STM32H750的IDLE串口空闲中断、DMA传输UART接收数据、STM32CUBEMX生成MDK5编译

UART串口收发测试源代码， 可供初学者学习使用，方便于需要用上位机与下位机调试。

linux c uart 串口通信 应用层代码

UART串口32路fpga开关控制电路protel99se原理图+封装，Verilog FPGA控制逻辑工程源码+说明文档资料,资料提供RPOTEL版原理图及PCB器件封装（项目中PCB为2层板，PCB版图不于提供） 系统主要硬件包括 1、核心部件为ALTERA公司的MAXII系列CPLD，型号为EPM1270T144C5，串口通信逻辑及系统功能都以VERILOG 语言实现，串口波特率为115200K 2、该硬件支持16路设备的测试，同时提供扩展接口，通用硬件级连可以实现32路设备的应用测试。 3、每一路设备对应一个模拟开关和一个共阳极红率双色LED灯，模拟开关来控制设备的上下电，双色LED灯

调测UART串口Verilog Quartus 10.1逻辑工程源码+自定义协议说明,已在项目中使用，可以做为你的设计参考。 UART下位机与上位机通信协议： 1、通信采用异步串口通信，波特率为115.2KBPS； 2、上位机发送数据格式：55--F1--DATA1-- DATA2--FF 例如：55 F1 02 11 FF 3、下位机返回上位机的数据格为 AA—AA –F2—DATA1-- DATA2 例如：AA AA F2 02 11 4、DATA1数据为测试设备的位置信息

UART串口Verilog通信cpld quartus10.1逻辑工程源码+自定义uart协议说明,已在项目中使用，可以做为你的设计参考。 下位机与上位机通信协议： 1、通信采用异步串口通信，波特率为115.2KBPS， 2、上位机发送数据格式：55--F1--DATA1-- DATA2--FF DATA1 GPIO 输出高低控制； DATA2 GPIO 32路GPIO选择控制； 下位机uart CPLD接收数据【控制32路GPIO输】 55 F1 01 (00-1F) FF 32路GPIO中的一路输出高 55 F1 08

Verilog实现uart串口协议，波特率可选9600、19200、38400、115200。8位数据为，1位校验位，1位停止位。核心代码包括UART ,TX，RX，Baud，FIFO ， 以及uart_tb测试激励文件，可以做为你的设计参考。

UART_232 串口VERILOG 代码，包括UART_baudrate UART_rx UART_tx 三个逻辑模块QUARTUS 18.0工程源码

EPM240 CPLD UART串口通信 verilog Quartus ii 工程源码, 逻辑芯片为EPM240T100C5, quartus ii 10.1逻辑源码工程文件， verilog上电蜂鸣器响一声，3个LED灯闪烁，然后串口数据收发，串口波特率11520，1起始位8数据位1停止位，数据通信协议：发送55 F1 01 (DATA) FF 32路GPIO中的一路输出高，接收数据返回： AA AA BB CC DD 完整的quartus ii 10.1工程文件，可以做为你的设计参考。

PL2303 USB转UART串口板 AD设计硬件原理图+PCB+BOM+软件驱动，采用2层板设计，板子大小为29x14mm，双面布局布线，Altium Designer 设计的工程文件，包括完整的原理图PCB文件，可以用Altium(AD)软件打开或修改，可作为你产品设计的参考。