四路抢答器源程序+Pro7仿真文件 四路抢答器源程序+Pro7仿真文件 四路抢答器源程序+Pro7仿真文件

四路抢答器设计，包含VHDL代码，以quartusII为设计平台。

使用74ls148，74ls279与74ls48的所绘制的四路抢答器Multisim文件。有数码管与蜂鸣器

① 用EDA实训仪的I/O设备和PLD芯片实现智能电子抢答器的计。 ② 智能电子抢答器可容纳4组参赛者抢答，每组设一个抢答钮。 ③ 电路具有第一抢答信号的鉴别和锁存功能。在主持人将复位按钮按下后开始抢答，并用EDA实训仪上的八段数码管显示抢答者的序号，同时扬声器发出“嘟嘟”的响声，并维持3秒钟，此时电路自锁，不再接受其他选手的抢答信号。 ④ 设计一个计分电路，每组在开始时设置为100分，抢答后由主持人计分，答对一次加10分，答错一次减10分。 ⑤ 设计一个犯规电路，对提前抢答和超时抢答者鸣喇叭示警，并显示犯规的组别序号。

基于单片机的 四路抢答器课程设计，包含程序,protues仿真文件，可根据自己电路进行修改。