数字频率计概述: 数字频率计是计算机、通讯设备、音频视频等科研生产领域不可缺少的测量仪器。它是一种用十进制数字显示被测信号频率的数字测量仪器。它的基本功能是测量正弦信号，方波信号及其他各种单位时间内变化的物理量。在进行模拟、数字电路的设计、安装、调试过程中，由于其使用十进制数显示，测量迅速，精确度高，显示直观，经常要用到频率计。 本数字频率计将采用定时、计数的方法测量频率，采用一个1602A LCD显示器动态显示6位数。测量范围从1Hz—10kHz的正弦波、方波、三角波，时基宽度为1us,10us,100us,1ms。用单片机实现自动测量功能。 基本设计原理是直接用十进制数字显示被测信号频率的一种测量装置。它以测量周期的方法对正弦波、方波、三角波的频率进行自动的测量。 仿真结果如图所示: 附件内容包括仿真原理图、源码以及报告等。

题 目: 数字频率计设计 初始条件： 555.74LS123等元器件 要求完成的主要任务: （包括课程设计工作量及其技术要求，以及说明书撰写等具体要求） 用中小规模集成电路设计一台简易的数字频率计，频率显示为四位，显示量程为四挡 , 用数码管显示。 1HZ—9.999KHZ ，闸门时间为 1S ； 10HZ—99.99KHZ, 闸门时间为 0.1S ； 100HZ—999.9KHZ, 闸门时间为 10MS ； 1KHZ—9999KHZ, 闸门时间为 1MS ；

大二专业课设，整理的资料，PCB+电路图+原理图+Word，了解数字频率计测量频率与测量周期的基本原理

本程序利用CCP1模块实现一个“简易数字频率计”的功能

基于PIC16F877A的简易数字频率计的设计

数字频率计设计实验报告，内容详尽，经过multisim实验验证，可靠性好，显示万位以内的频率

FPGA和STM32的通信 数字频率计

用quartus软件开发的数字频率计设计，使用的等精度测量法，用的verilog语言

# DigitalFrequencyMeter 基于 FPGA 的数字频率计 大三上课程设计。 参考2015年全国大学生电子设计竞赛试题。

本文提出了一种基于VHDL语言的数字频率计的设计方案，该方案通过采用自顶向下的设计方法，用VHDL语言对状态机、计数器、十分频、同步整形电路等进行编程，用QuartusⅡ对状态机、计数器、同步整形电路、分频电路进行仿真，在FPGA上采用高频测频、低频测周、中间十分频转换的方法，设计出体积较小，性能更可靠的数字频率计。经过电路仿真和硬件测试验证了方案的可行性。