实验课需要用到 且调试通过~ LIBRARY IEEE ; --有时钟使能的十进制计数器 USE IEEE.STD_LOGIC_1164.ALL ; ENTITY CNT10 IS PORT (CLK : IN STD_LOGIC ; -- 计数时钟信号 CLR : IN STD_LOGIC ; -- 清零信号 ENA : IN STD_LOGIC ; -- 计数使能信号 CQ : OUT INTEGER RANGE 0 TO 15 ; -- 4 位计数结果输出 CARRY_OUT : OUT STD_LOGIC ) ; -- 计数进位 END CNT10 ; 。。。。。

基于VHDL的数字频率计设计,希望这个文档对大家有所帮助。

基于51单片机的数字频率计设计，LCD1602液晶显示。 代码详细，包含proteus仿真。为本人单片机课程设计编写，答辩完成最终成绩98。

电赛一等奖！简易数字频率计设计

摘要：以FPGA为核心器件，嵌入mc8051 IP核,1602液晶显示器等作为外围，设计的等精度频率计。通过1602液晶显示被测频率值,闸门时间自动调整，测量范围为0.1Hz—100MHz。