资源包含6000字的课程设计报告，51单片机课件ppt，硬件电路设计图，软件源代码等

四个功能键，分别是对时，分，秒的设置，还有一个是暂停/开始。可以扩展。能够基本实现电子表的功能及需求，有整点蜂鸣

java实现的数字秒表 简单易用 自己做得与大家分享。

用java写的秒表程序，可以开始 暂停 清零

主要介绍了Java实现的计时器【秒表】功能,结合实例形式分析了Java结合JFrame框架的计时器功能相关操作技巧,需要的朋友可以参考下

一款led计时软件 可以全屏输出 秒表 倒计时 正计时

综合秒表实验通过8254来进行计时功能，然后通过8255控制七段数码管的实现，并且通过8259实现中断功能。并实现了暂停和清零功能。包括连接线路方式。

基于verilog的FPGA数字秒表设计实验QUARTUS工程源码+文档说明资料 module time_clock( clk, reset_n, hour_select_key, second_counter_key, second_countdown_key, pause_key, duan, wei ); input clk; //clk:50MHZ时钟输入； input reset_n; //复位信号输入，低电平有效； input hour_select_key; //12、24小时可以调节按键，当为‘1’时为24，‘0’时为12小时； input second_counter_key; //当该按键为‘1’时为秒表计时功能，‘0’时为正常功能； input second_countdown_key; //当该按键为‘1’时为倒计时功能，‘0’时为正常功能； input pause_key; //暂停功能按键，进行秒表计时和倒计时时可以通过该按键进行暂停，‘1’暂停，‘0’继续 output [7:0] duan; //duan:数码管段码； output [7:0] wei; //wei:数码管位码； reg [7:0] duan; //duan:数码管段码； reg [7:0] wei; //wei:数码管位码； reg [24:0] count; //1HZ时钟计数器 reg [13:0] count2; //扫描时钟计数器 reg clk_1hz; //1HZ时钟信号 reg [3:0] miao_ge; //秒个位数BCD码 reg [2:0] miao_shi; //秒十位BCD二进制码 reg [3:0] fen_ge; //分钟个位数 reg [2:0] fen_shi; //分钟十位数 reg [1:0] shi_ge; //时钟个位数 reg [1:0] shi_shi; //时钟十位数 reg [1:0] shi_select_ge; //时钟选择个位数，用于调节时制 reg [1:0] shi_select_shi; //时钟选择十位数，用于调节时制 reg clk_scan; //数码管扫描时钟 reg [2:0] select; //用于扫描时选择显示位码 //**************************************************************************************************** // 模块名称:秒时钟分频模块 // 功能描述: //*******************************************************************

单片机课程设计时钟，按键调整时间，加闹钟和秒表功能，按键切换，带Isis仿真文件

基于FPGA，用VHDL语言编写的计时秒表程序，运行成功，可供大家参考使用。