1.输入按键开关设计为7个，密码位数要14位。14位数字密码分成高7位（DH6….DH0）和低7位（DL6….DL0）两次输入,用数字逻辑按键开关预置，
2.开锁输出信号out为1表示开锁，否则不开锁。
3.输出报警信号均为1有效，分为声报警Sound the alarm （扬声器）和 light alarm（发光管），
4.14位数字密码分时操作，先预置高7位，然后再置入低7位，（顶层电路可参考图1） 。
5.要求电路工作可靠，保密性强，开锁出错立即报警，（用声光两种形式同时报警） 。
6.利用QuartusⅡ软件，混合设计方法进行设计、编译、并在FPGA芯片上实现。
7.14位密码自己设定。比如：“10010010011100”。本次设计采用本人学号后三位分别用BCD码+两位班号，其中一班是01，二班是10，三班是11四班是00作为设计密码。
2019-12-21 20:39:18
380KB
1
设计参数：
1．有十只LED，L0……L9
2．显示方式
①先奇数灯依次灭
②再偶数灯依次灭
③再由L0到L9依次灭
3．显示间隔0.5S，1S可调。
2019-12-21 20:15:22
202KB
1
EDA课程设计简单cpu设计，居于Quartus II设计。这里只是转载一个成功案例，希望有参考价值。
来源：http://www.pudn.com/downloads135/sourcecode/others/detail574823.html
2019-12-21 19:59:23
708KB
1
设计一个可控的脉冲发生器，要求输出的脉冲波的周期和占空比都可变。具体的实验过程中，然后再用按键模块的S1 和S2 来控制脉冲波的周期，每按下S1，N 会在慢速时钟作用下不断地递增1，按下S2，N 会在慢速时钟作用下不断地递减1；用S3 和S4 来控制脉冲波的占空比，每按下S3，M 会在慢速时钟作用下不断地递增1，每按下S4，M 会在慢速时钟作用下不断地递减1，S8 用作复位信号，当按下S8 时，复位FPGA内部的脉冲发生器模块。脉冲波的输出直接输出到实验箱观测模块的探针，以便用示波器观察输出波形的改变
2019-12-21 19:48:26
5.3MB
1
绝对完整……
电梯上锁;电梯报警;电梯超载；电梯运行模式等电梯运行的各个环节的仿真波形。
这份文档可是我千辛万苦整理出来的，非常详细，经过多位老师的观看;
2019-12-21 19:42:10
135KB
1
哈工大 EDA课程设计 verilog编程 数字秒表哈工大 EDA课程设计 verilog编程 数字秒表
2019-12-21 19:34:34
129KB
1