手把手教你如何调试ZYNQ7020开发板，利用IP核和自编verilog代码，搭建和验证FPGA电路。

去掉了zedboard设计的RGB转YUV及444转422的模块，从内存中直接输出YUV数据，vcresample编译错误也没有了。 工程在vivado 2016.4版本下编译通过。

本文档详细描述了基于Xilinx Zynq 7020 SOC的自定义IP的实现，并带领大家一步步完成自定义用户逻辑IP与Zynq ARM通过AXI-Lite通讯的实验。教程非常详细包括FPGA部分和SDK软件部分的开发，以及自定义驱动文件的创建和使用等。 ZYNQ芯片的PL部分也就是FPGA部分，定义了一个用户逻辑的IP，实现将两个输入的32bit的数据相加。自定义的用户逻辑IP中设计了4个寄存器，其中3个配置寄存器（可读、可写）和一个状态寄存器（只读）。 ARM处理器通过写配置寄存器slv_reg0和slv_reg1分别写入两个输入数据，用户逻辑做加法运算，计算相加的结果放入slv_reg3寄存器中。slv_reg3寄存器作为自定义IP的状态寄存器使用，不能写，只能读。ARM处理器读取slv_reg3寄存器中的数据，并将结果显示在串口调试工具窗口中。

基于ZYNQ045的linux下更新pl端bit镜像程序的方法，该方法不需要重启板卡，直接更新即可使用。基于uboot源码和linux的方法，非petalinux工作流程。使用SDK2018.2的版本工具进行编译开发，亲测可以使用，在实际板卡上测试通过。开发环境为ubuntu16.4的版本。

详解DMA （Direct memory access ）原理， DMA， pooling, interrupt原理； xilinx axi-dma原理，axi4 interconnet bus, xilinx axi-dma原理 ; DMA实现fpga外设与ARM ddr3sdram 交互数据的原理流程、注意。 Cypress CX3 DMA原理，GPIF-II 转态机接口原理图。

实现ZYNQ通过dma来读写DDR数据，由于上传大小的限制里面只包含PL端AXI_STREAM的代码，SDK里C语言的代码，还有块设计的图片

在雷达探测、追踪等领域，传统的数字信号处理系统的硬件平台设计存在互联性差、体积大、功耗大等问题，针对这些问题设计了一种基于 ZYNQ-7000 的信号处理系统。利用 ZYNQ 系列 Soc 软硬结合的策略，使用软硬协同设计的方法，完成雷达回波的采集，基于二维信号变换的动目标检测的方法，对雷达回波信号进行距离-速度二维 FFT 变换，利用二维变换信息提取了目标距离、速度和方位角度，测量了目标运动轨迹。实验结果证明，该设计成功完成雷达信号处理，整个设计具有低功耗和小型化的特点。

领航者ZYNQ之嵌入式系统开发指南_V1.0

嵌入式系统软硬件协同设计实战指南：基于Xilinx ZYNQ（第2版）

《ZYNQ之嵌入式系统开发指南》教程源码 第二部分 一共分为三个部分，都下载下来即可解压，非常好的资源提供给大家学习