搜索【，分频】的结果

2019-12-21 19:44:16 6KB FPGA 电子时钟 verilog

1

sigma-delta与小数分频

PLL（锁相环频率合成）中小数分频的原理以及Σ-Δ调制技术（SDM）在小数分频中的作用。纯理论推导与描述。

2019-12-21 19:41:04 759KB 小数分频 SDM PLL 锁相环

1

2.5分频 verilog

2.5分频 verilog ，保证正确，附上仿真激励文件！

2019-12-21 19:39:47 768B 2.5分频 verilog

1

FPGA任意数分频器设计

FPGA任意数分频器设计，FPGA任意数分频器设计，FPGA任意数分频器设计

2019-12-21 19:28:45 58KB FPGA 分频器

1

50MHz逐步分频器VHDL代码

50MHz逐步分频器,包含50MHz-1MHz-1KHz-1Hz的分频过程。

2019-12-21 19:26:46 15KB 50MHz分频器

1

EDA技术篮球比赛电子记分牌

设计一个篮球比赛记分牌，使用4位数码管显示倒计时的分钟、秒钟值；2位数码管显示A方得分；2位数码管显示B方得分；使用LED灯作为上、下半场的标志；单次加分值包括1分、2分和3分；半场时间到输出3秒的声光提示；可进行比赛暂停、比赛加时等操作；终场时间到输出5秒的声光提示。

2019-12-21 18:51:31 3.18MB EDA课程设计 EDA技术 电子记分牌 EDA分频

1

基于verilog的小数分频

这是一个基于verilog的小数分频，在FPGA开发设计中，分频模块必不可少的会用到。

2015-03-19 00:00:00 292KB verilog 小数分频

1

任意分频的verilog 语言实现(占空比50%)

任意分频的verilog 语言实现(占空比50%) 1. 偶数倍（2N）分频 2. 奇数倍（2N+1）分频 3. N-0.5 倍分频 4. 任意整数带小数分频

2012-12-11 00:00:00 82KB 任意分频 小数分频 整数分频 verilog

1

任意数分频(包括奇偶数和小数)的设计方法(含VHDL例子)

任意数分频(包括奇偶数和小数)的设计方法(含VHDL例子) 任意数分频(包括奇偶数和小数)的设计方法(含VHDL例子) 任意数分频(包括奇偶数和小数)的设计方法(含VHDL例子) 任意数分频(包括奇偶数和小数)的设计方法(含VHDL例子) 任意数分频(包括奇偶数和小数)的设计方法(含VHDL例子)

2009-05-28 00:00:00 23KB 分频 VHDL

1