EDA课程设计，数字频率计的设计。用VHDL语言

基于cyclone芯片开发的数字频率计，采用4位共阳数码管显示

数字频率计功能 （1）设计一个4位数字显示的十进制频率计，其测量范围为1MHz。 （2）测量值通过4个数码管显示以8421BCD码形式输出； （3）采用记忆显示方式，即计数过程中不显示数据，待计数过程结束后，显示计数结果，并将此显示结果保持到下一次计数结束。显示时间应不小于1s。 （4）可通过开关实现量程控制，量程分10kHz、100kHz、1MHz三档(最大读数分别为9.999kHz、99.99kHz、999.9kHz)； 当输入信号的频率大于相应量程时，有溢出显示。

已通过modelsim仿真验证，实际操作中可以串口发生NC和NX的值以供计算，误差<0.01%，频率范围1hz-150Mhz

2015全国大学生电子设计大赛F题一等奖--数字频率计 PDF

这是一份很完整的电路设计，内含课程设计报告，电路设计图、元器件清单以及实验成功后的照片。个人原创，并实验成功~~~

基于51单片机的较为完美的数字频率计设计，测量范围：10Hz~100000Hz。程序利用proteus仿真，文件包含仿真文件以及程序源码。

在quartus 里生成正弦波，三角波和锯齿波，每个模块也可以单独生成。

本文要设计一个8位十进制数字频率计，需要由四种器件来组成，即：测频控制信号发生器(FTCTRL)、有时钟使能的十进制计数器(CNT10)、32位锁存器(REG32B)、除法器模块(division). 因为是8位十进制数字频率计，所以计数器CNT10需用8个，7段显示LED7也需用8个. 频率测量的基本原理是计算每秒钟内待测信号的脉冲个数。 为此，测频控制信号发生器FTCTRL应设置一个控制信号时钟CLKK，一个计数使能信号输出端CNT_EN、一个与CNT_EN输出信号反向的锁存输出信号Load、和清零输出信号RST_CNT。 如CLKK的输入频率为1HZ，则输出信号端CNT_EN输出一个脉宽恰好为1秒的周期信号，可以作为闸门信号用。由它对频率计的每一个计数器的使能端进行同步控制。当CNT_EN高电平时允许计数，低电平时停止计数，并保持所计的数。

用Proteus 8.5搭建的数字频率计，0~9999Hz，包含有锁存器，计数器，触发器。电路没有使用单片机，为数字电路的一次学习成果。