讲解了SystemVerilog语言的工作原理,介绍了类、 随机化和功能覆盖率等测试手段和概念,并且在创建测试平台方面提供了很多引导性的建议。借助大量的实例说明SystemVerilog的各种验证方法,以及如何根据实际的应用情况选择最优的方法达到尽可能高的覆盖率。而且,重点演示了如何使用 面向对象编程(OOP)的方法建立由覆盖率驱动并且受约束的基本的随机分层测试平台,此外,还论述了SystemVerilog与C语言的 接口技术。
2021-03-23 19:00:56 147.02MB ddr
1
讲解了SystemVerilog语言的工作原理,介绍了类、 随机化和功能覆盖率等测试手段和概念,并且在创建测试平台方面提供了很多引导性的建议。借助大量的实例说明SystemVerilog的各种验证方法,以及如何根据实际的应用情况选择最优的方法达到尽可能高的覆盖率。而且,重点演示了如何使用 面向对象编程(OOP)的方法建立由覆盖率驱动并且受约束的基本的随机分层测试平台,此外,还论述了SystemVerilog与C语言的 接口技术。
2021-03-23 19:00:56 147.02MB ddr
1
ddr3_ddr3l_power DDR3 DDR3L功耗计算工具 简单选择就可以直接算出来每个DDR颗粒的功耗大小,里面包含了DDR3的datesheet 系统配置介绍,功耗计算明细
2021-03-23 11:03:04 213KB DDR3 DDR3L 功耗计算 DDR手册
1
小梅哥写的ddr原理分析,很适合新手,通俗易懂。
2021-03-17 22:01:36 2.49MB ddr
1
DDR II 设计的CHECKLIST
2021-03-13 11:07:43 366KB ddr
1
飞思卡尔IMX6Q四核SABRESDB+SABRESDP原厂开发板Cadence原理图PCB BOM硬件设计文件,还有包括DDR测试工具,ddr_stress_tester_v2.60,iomux_tool_v3.4.0.3,mfgtool工具,i.MX 6DualPlus6QuadPlus 用户应用手册等资料
官方最全面的设计参考资料
2021-03-04 15:07:09 136.88MB RK3288参考设计
1
Micron DDR4 16Gb 用户手册 包含SDRAM颗粒详细时序要求以及读写操作。 可以作为DDRPHY MC开发参考资料,其中对写时序中timing要求描述相比较与JEDEC精确而易懂。
2021-02-26 09:14:30 11.13MB DDR
1
FPGA控制DDR实现步骤与注意细节.7z
2021-02-25 18:00:47 1.11MB FPGA控制DDR实现步骤与注意
1
详细介绍了该芯片的资源分配及硬件设计指导
2021-02-24 14:00:54 2.31MB ddr cpu sdram
1