为了提高准循环低密度奇偶校验(QC-LDPC)译码器的吞吐率、迭代译码收敛速度和资源利用率，本文针对QC-LDPC码校验矩阵的结构特性设计一种层间流水线结构译码器。该译码器对译码策略和校验节点更新结构进行优化，克服了传统分层译码并行所带来的数据冲突问题；各分层之间的迭代译码非串行进行，校验节点和变量节点可并行计算，有效地提高译码器的资源利用率；校验节点更新的结构在不增加运算复杂度的情况下消耗时间更短，分层最小和算法加快了迭代译码的收敛速度，压缩了单次迭代所需时间。本文以WIMAX标准(2304，1152)QC-LDPC码为例，以现场可编程门阵列(FPGA)作为实现平台，仿真并实现了基于最小和算法的QC-LDPC译码器。结果表明，当译码器工作频率为200 MHz、迭代次数为10次时，吞吐量可达到1 Gbit/s。
2022-10-06 20:58:38
1.39MB
1
QUALIFLOW,AFC-50D,DeviceNet_MFC_UserManual_V00
2022-07-29 09:05:14
692KB
1
为解决在多径环境下，部分正交频分复用(OFDM)子载波可能遭受深衰落而导致系统性能严重下降的问题，该文提出了一种准循环低密度奇偶校验(QC-LDPC)编码的OFDM系统。在该系统中，编码后的校验比特被映射到更高阶的星座图中，并在迭代译码中采用Group Shuffled消息传递调度。根据码字比特映射方式的不同，利用基于Group Shuffled置信传播的密度演进的高斯近似对QC-LDPC码进行了优化。加性．高斯白噪声和Rayleigh衰落信道下的仿真结果表明，该系统具有更好的纠错性能和更快的译码收敛速度
2022-07-22 09:59:22
387KB
1