1、产生200MHz的高频调幅信号A，绘出其波形； 2、产生本振信号B并与A混频至40MHz信号C，绘出B、C波形； 3、对C进行I、Q分解，分别绘出I、Q信号； 4、从I、Q信号中解调出调制信号，绘出其波形。 分享分享！！！

本文为船舶自动识别系统射频直接采样（RF）后的AIS信号处理提供了可行性方案。该方案将CH87B（AIS1）和CH88B（AIS2）两个信道的信号通过两次数字下变频（DDC）搬移到基带上，并采用多级抽取滤波设计方法，分离出两个信道的低速率AIS信号。通过在Artix7系列的XC7A100T上进行了FPGA实现和大量反复测试后，结果表明，该设计有效减少了硬件资源的消耗，同时也达到了设计指标的要求。

介绍了16-QAM的基本原理及其关键部分内插滤波的理论，重点介绍了16-QAM的实现。该调制系统主要在大规模现场可编程逻辑阵列FPGA上完成。该系统在QuartusII软件环境下，用Verilog 硬件描述语言完成系统主要部分的底层设计，在Altera的Cyclone系列中的EP1C6Q240C8实现了整个设计。

充分利用性能日益完善的FPGA技术,应用软件无线电思想对数字上变频器进行系统构建,使用MATLAB软件对其中关键的平方根升余弦成形滤波器(RCF)、带外抑制FIR滤波器、半带滤波器(HB)、CIC滤波器进行设计和仿真,重点研究如何实现最优数字信道。

DUC_数字上变频fpga实现_DUCFPGA_数字上变频_duc.zip

通信系统中的数字上变频和下变频

摘要：本文介绍了基于FPGA、以并行多相滤波结构为算法基础的超宽带数字下变频技术。设计过程包括高速AD信号降速预处理，应用SysGen开发环境完成的数字混频、多相滤波和数据抽取，并通过仿真验证了算法的可行性。 　　1.引言 　　随着雷达应用需求的提高和数字信号处理技术的迅速发展，对雷达接收系统的设计也越来越希望符合软件无线电的设计思想，即将ADC尽可能靠近天线，将接收到的模拟信号尽早数字化。 　　数字化的中频信号通常基于FPGA实现数字下变频获得基带I/Q信号，但随着信号载频和带宽的不断提高，也需要更加高速的ADC完成信号采样，于是对数字下变频的处理要求也越来越高。在超宽带雷达接收系统中

设计和实现了基于FPGA的可编程数字下变频器（DDC），用于宽带数字中频软件无线电接收机中，主要完成了数字下变频、数据抽取等功能。采用自顶向下的模块化设计方法，将整个下变频器划分为基本单元，实现这些功能模块并组成模块库。在具体应用时，优化配置各个模块来满足具体无线通信系统性能的要求。

该设计主要负责实现基于GSM 标准的多载波数字下变频（DDC）和数字上变频（DUC），DDC 接收数字中频信号，输出数据通过CPRI接口传输给数字基带进行处理，数字基带通过CPRI就口把数据传输给DUC模块，把基带信号频谱搬移到数字中频，输出给DA。 本文描述DDC & DUC 的逻辑设计的详细说明，定义各个模块所需要完成的功能，各个模块的接口，及用户需要配置的各个寄存器进行说明。 该参考设计的目标器件是：LFE2M100E-7F900CES。

数字下变频器（Digital Down-Converter，DDC）是宽带数字接收机的重要组成部分，本文基于FPGA芯片Stratix II EP2S60F672C4设计了一个适用于宽带数字接收机的带宽可变的数字下变频器（VB-DDC）。该VB-DDC结合了传统数字下变频结构与多相滤波结构的优点，实现了对输入中频信号的高效高速处理，同时可以在较大范围内对信号处理带宽进行灵活配置。硬件调试结果验证了本设计的有效性。