绍一种以FPGA（Field Programmable Gate Array）为核心，基于硬件描述语言VHDL的数字频率计设计与实现。在介绍频率测量的原理和测量方法的基础上，针对所设计的频率计需简单易用的要求，采用FPGA和简单的外围电路使系统具有体积小、可靠性高、灵活性强及价格低廉等特点，同时还具有易于升级的特点。
2022-05-29 16:16:49
233KB
1
基本要求: ⊙测量信号:方波
⊙测量频率范围:1Hz~9999Hz; 10Hz~10KHz
⊙显示方式:4位十进制数显示;
⊙时基电路由555定时器及分频器组成,555振荡器产生脉冲信号,经分频器分频产生的时基信号,其脉冲宽度分别为:1S, 0.1S;
⊙当被测信号的频率超出测量范围时,报警.
2022-05-15 20:43:13
532KB
1
在电子测量技术中， 频率是 个最基本的参量， 对适应晶体振荡器、 各种信号发生器、倍频和分频电路的输出信号的频率测量，广播、 电视、 电讯、 微电子技术等现代科学领域。
2022-05-15 15:16:23
1.8MB
1
摘要：本文提出了一种基于VHDL语言的数字频率计的设计方案，该方案通过采用自顶向下的设计方法，用VHDL语言对状态机、计数器、十分频、同步整形电路等进行编程，用QuartusⅡ对状态机、计数器、同步整形电路、分频电路进行仿真，在FPGA上采用高频测频、低频测周、中间十分频转换的方法，设计出体积较小，性能更可靠的数字频率计。经过电路仿真和硬件测试验证了方案的可行性。
1.引言
数字频率计是通讯设备、计算机、电子产品等生产领域不可缺少的测量仪器。由于硬件设计的器件增加，使设计更加复杂，可靠性变差，延迟增加，测量误差变大。通过使用EDA技术对系统功能进行描述，运用VHDL语言，使系统
2022-05-13 14:22:12
534KB
1
学校的课程设计，要求设计一个简易的频率计，这是详细的课程设计最后提交的报告。里面有详细的分析，电路图。这个课程设计是2周的课程设计最后写的报告。希望给大家带来帮助、。
2022-05-06 21:15:48
2.61MB
1