设计实现了加速Microsoft GDI中AlphaBlend、BitBlt、MaskBlt、StretchBlt、TransparentBlt等函数的硬件结构;对函数实现中缩放算法的数据相关性进行研究,提出一种高效的缩放结构,与Marvell PXA300相比性能有明显提升.并且使用FPGA对本结构进行验证,结果与Microsoft GDI一致,在SMIC 0.13μm CMOS工艺标准单元库下使用Design Compiler进行综合,频率可达203MHz.
2021-03-28 17:07:25 227KB 2D图像; GDI; 图像缩放; FPGA
1
FPGA硬件加速器的设计
2021-03-17 19:08:57 4.69MB FPGA
1