用MAXPLUS2设计数字钟。数字式电子钟实际上是一个对标准1Hz进行计数的计数电路，秒计数器满60后向分计数器进位, 分计数器满60后向时计数器进位, 时计数器按24或12翻1规律计数, 计数输出经译码器送数码管显示器, 由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加上一个校时电路。
2021-10-05 15:00:21
356KB
1
任务和要求：系统具有显示时、分、秒的功能；系统具有较时功能；系统具有整点报时功能。
1)时钟计数： 秒——60进制BCD码计数；
分钟——60进制BCD码计数;
时——24进制BCD码计数。
2）通过使能控制端使整个计数器有清零、调时、调分功能；
3）蜂鸣器在整点时有报警驱动信号产生。
2021-07-08 14:38:28
91KB
1
数字钟-74ls390-星期显示+整点输出+闹钟输出Multisim仿真源文件,Multisim10以上版本可打开运行
2021-06-23 16:02:32
579KB
VHDL课程设计（数字钟）VHDL课程设计（数字钟）VHDL课程设计（数字钟）VHDL课程设计（数字钟）VHDL课程设计（数字钟）VHDL课程设计（数字钟）VHDL课程设计（数字钟）
2021-06-16 17:08:29
430KB
1
数字电子技术课程设计---数字钟
绝对本人亲自设计（附有设计思路方案），实验结果完全符合要求！！电路原理相对网上其它同类电路简单，所用元件都是课本（阎石 第五版）上讲过的，电路由74ls160，一个555定时器，显示数码管以及与非门组成，学过数电的朋友基本都能看懂，因时间太紧，没来得及把仿真波形和插线效果记下来。但我想有了原理图一切都好办了！
另附:
简易数字频率计
交通灯控制器
抢答器
(附有原理图)
这三个题目设计思路方案！
2021-05-07 13:45:33
851KB
1
本人设计一个数字时钟，主要用来实现00～59的秒、分六十进制计数器， 00～23的小时二十四进制计数器，整点报时，置数，清零以及数码管显示等功能。
本人设计一个运算单元，主要用来实现三人多数表决，当三个人中通过的人数比不通过的人数多时，则通过，反之，你不通过。
本人设计一个状态机，主要用来检测所输入的序列中是否有“101”序列，设置不同的状态，输入不同的信号，从而得出次态和输出。
2021-04-23 16:36:57
212KB
1
此压缩包为数字逻辑课程设计的《数字钟》的设计。里面包括详细的报告设计过程 和 详细的电路图，以及每一步的详细参数，对要进行《数字钟》设计的很有帮助！
2019-12-21 22:09:04
525KB
1