ZYNQ核心板工程 6层PCB 双DDR颗粒 16G EMCC内存 PS-PL引脚端口全部引出 集成式DCDC转换器
AD工程
2022-10-11 09:00:39
4.52MB
1
将MPSOC设备模拟为U盘，实现通过电脑访问U盘设备的读写。可以自行切换实现USB2.0与USB3.0设备的模拟。
2022-09-28 15:29:58
48.66MB
1
时序约束可以成为设计人员最好的朋友，能帮助您快速完成设计。
为保证设计的成功，设计人员必须确保设计能在特定时限内完成指定任务。要
实现这个目的，我们可将时序约束应用于连线中——从某 FPGA 元件到 FPGA 内
部或 FPGA 所在 PCB 上后续元件输入的一条或多条路径。
2022-09-03 10:14:43
969KB
1
每个 Virtex-5 器件有 32 条全局时钟线，它们可以对整个器件上的所有顺序资源 （CLB、
Block RAM、CMT 和 I/O）进行时钟控制，并且还可以驱动逻辑信号。可以将这 32 条全局
时钟线中的任何十条用于任意区域。全局时钟线仅由一个全局时钟缓冲器驱动，该全局时
钟缓冲器还可用作时钟使能电路或无毛刺信号的多路复用器。它可以在两个时钟源之间进
行选择，还可以切离其中一个失效的时钟源。
2022-07-31 21:15:11
7.67MB
1
高层次综合（HLS）是指自动综合最初用C、C++或SystemC语言描述的数字设计。工程师之所以对高层次综合如此感兴趣，不仅是因为它能让工程师在较高的抽象层面上工作，而且还因为它能方便地生成多种设计解决方案。利用HLS，您能探索各种可能性，分析面积和性能特点，最终确定一个方案在FPGA芯片上实现算法。
2022-07-07 11:04:07
450KB
1
计算机视觉技术几年来已发展成为学术界一个相当成熟的科研领域，目前许多视觉算法来自于数十年的科研成果。不过，我们最近发现计算机视觉技术正快速渗透到我们生活的方方面面。现在我们拥有能自动驾驶的汽车、能根据我们的每个动作做出反应的游戏机、自动工作的吸尘器、能根据我们的手势做出响应的手机，以及其它等视觉产品。
2022-05-31 13:44:18
527KB
1
赛灵思公司工具与方法学应用专家编写，里面包含9篇小而精的技术文章，都是非常实用的文章，可以作为相关技术点参考，感觉很不错。网上的很多文章都是基于该文章编写的，参考相关的论坛文章也可以，不过原作者的感觉觉更加系统和准确。
2022-04-21 11:46:28
10.4MB
1