MIPS五级流水线CPU,带实验报告，详细介绍了如何解决冒险，以及仿真的结果，其中实验报告部分详尽的介绍了解决各类冒险的方法，搭配实验报告可以很好的理解代码
2021-05-22 23:52:02
1.89MB
1
单周期MIPS CPU设计、微程序地址转移逻辑设计、MIPS微程序CPU设计、硬布线控制器状态机设计、多周期MIPS硬布线控制器CPU设计（排序程序）。在educoder上测试通过。
2021-04-22 18:58:21
172KB
1
用vhdl语言实现的完整的CPU程序以及器件框图连线。仿真波形完全正确。可以自己在RAM中写程序，并且可以观察仿真波形验证程序是否正确。
2021-03-29 17:12:15
1.35MB
1
华中科技大学 MIPS_CPU 实现了动态分支预测与FPGA上板 计算机组成原理课程设计 cpu实验--流水 logisim电路图
2020-02-22 03:11:25
346KB
1
华中科技大学 计算机组成原理课程设计 cpu实验--流水 logisim电路图
2019-12-21 21:09:13
136KB
1
一个简单双核CPU的verilog实现（加中断、异常处理已通过实验箱验证）可以实现双核交替访存，提高访问存储器效率，同时可以通过内存数据区实现双核数据的共享。
2019-12-21 20:10:43
30KB
1