PCB布板，其中有一个重要环节，那就是等长。特别是差分等长。用Allegro的都知道，差分对等长不怎么好绕，因为不仅要考虑组间等长还要保证组内等长。想着头皮就是一阵阵发麻。以前绕差分等长，我都是先测量好没跟的长度然后绕后再测量，不行再绕。那是痛苦的想跳楼。于是，闲暇是我琢磨了一下，发现了如下方法。 1.打开Allegro Constraint Manager。在net下找到Routing，打开后有一个Differential pair。找到之前设置好的差分对，在如图“2”处，设置组内等长限制。 图一 2.再找到Relative Propagation delay，如下图。在之前创建的Match Group上添加等长限制。不知道如何创建Match Group，请查看图三 图二 图三 3.一切准备就绪，可以绕等长了，你有没有发现在操作的时候，右下角会有两个类似进度条的东西吧。下面一个属于组内等长哦。绿色表示符合咱们设置的限制。一般应该先保证组内是绿色哦，然后咱们在操作组间，就可以大功告成了。 图四 哈哈，共同学习哦

本文以一个具体的设计实例，洋细阐述了如何应用TOPSwitch及PI Expert进行开关电源没计，并通过试验进行了验证。

FPGA器件在上电后都需要有一个确定的初始状态，以保证器件内部逻辑快速进入正常的工作状态。因此，FPGA器件外部通常会引入一个用于内部复位的输入信号，这个信号称之为复位信号。

我们绘制PCB完成，需要PCB打板，需要导出gerber文件，提供给制板厂，如何导出呢？各EDA软件转Gerber文件的步聚及注意事项，

电子行业周报：上海交大射频EDA软件亮相工博会.pdf

EDA软件Quartus II的基本 操作方法。熟悉MSI组合逻辑电路和时序逻辑路的逻辑功能及使用方法 。掌握MSI组合逻辑器件和时序逻辑器件组成数字小系统的设计和测试方法。学会使用Quartus II设计、仿真和调试数字逻辑电路

EDA软件列表 ★数字电路设计工具★ ★模拟/数.模混合信号电路设计工具★ ★Hard/Soft协调设计工具★ ★LSI Layout设计工具★ ★测试工具★ ★印刷电路版设计工具★ ★PLD开发系统★ ★其他的工具★