swjtu电子设计自动化（EDA）实验6报告

基于Intel（Altera）的Quartus II平台（复制一下就可以很方便地迁移到其他FPGA平台，如Xilinx的Vivado），使用FPGA实现 异步FIFO + 同步FIFO 的工程源码： 1、异步FIFO的设计使用指针法；同步FIFO的设计使用指针法 + 计数器法； 2、详细的设计源码；详细的仿真源码、仿真设置和仿真结果； 3、更详细的说明请参考本人博文《https://wuzhikai.blog.csdn.net/article/details/121136040》及《https://wuzhikai.blog.csdn.net/article/details/121152844》。

STM32F103C8T6 最小系统版 基于库函数 驱动无FIFO的OV7670摄像头

STM32F103C8 DMA 串口 FiFO接收

概述: FT245 USB FIFO Board是基于FDTI公司的FT245RL[1]设计的模块，可以实现把单片机的并行数据总线D0～D7与外部主机的USB串行总线进行双向数据转换和传输，其数据传输速率最高可达1 MB/s。 功能简介:USB转FIFO 主要特点:VCCIO支持3种供电模式:5V对外供电；3.3V对外供电；由外部供电（要求3.3V-5V） 典型应用:MCU与PC机进行通信（MCU端在软件上使用8位数据接口，而硬件上却能接入PC的USB接口） 主要资源:FT245，USB type A接口，控制接口（包括8位数据线，6个控制线） 资料包括: 电路原理图 USB驱动 相关PDF资料 实物购买链接:https://www.waveshare.net/shop/FT245-USB-FIFO-Board-type-A.htm

dsp28335 rs485 FIFO接收

编程语言为Verilog，工程包含DAC数模转换、ADC采集、FIFO存储器、UART串口发送等部分。可实现128点连续AD采集，代码中可通过改变FIFO存储器的深度、adc_fifo.v和fifo_uart_tx.v两个模块中的计数器改变采集的点数。系统留出了Start端口，可连接按键，实现一键采样，全程自动采样并且通过串口发送采集到的数据。工程中还添加了整套系统的仿真文件，可通过modelsim实现仿真，代码讲解对应《FPGA学习笔记》专栏下的《数据采集传输系统设计》系列文章。

对于 28XX 串口 SCI FIFO 发送接收 很有帮助

异步FIFO设计原理与设计方法以及重要问题汇总（包含verilog代码-Testbench-仿真结果）

基于Xilinx （AMD）的Vivado 平台，使用FPGA实现的DDR控制器的工程源码： 1、对外接口打包成了FIFO，对DDR的操作时序大大简化； 2、含例化好了的DDR IP核（接口为native接口），以及示例工程自带的DDR仿真模型； 3、详细的设计源码（含注释），详细的仿真源码、仿真设置和仿真结果； 4、更多说明请参考本人博文《https://wuzhikai.blog.csdn.net/article/details/121841813》。