搜索【全志H3 DDR3】的结果

通过USB下发一张图片到DDR3并显示在VGA上

2020-01-03 11:28:37 78.38MB USB VGA DDR3 FPGA

1

自己编写的基于MIG IP核的针对DDR3的读写测试电路，非自带的示例工程，可用于快速熟悉MIG用户接口的时序关系及使用方法。压缩包内为Vivado工程，已成功上板调试。附带testbench，tb里包含有DDR3仿真模型及wiredelay模块的使用方法，仅供参考。

2019-12-26 03:03:33 69.07MB MIG DDR3 FPGA

1

详细介绍 DDR3基础知识、参数、命令、时序等

2019-12-21 22:24:59 495KB DDR3 参数时序

1

DDR3 sodimm DXP封装

通用笔记本DDR3 204引脚 sodimm DXP封装库。

2019-12-21 22:17:25 4.28MB DDR3 SODIMM 204脚

1

内存SPD文件打包,SDR,DDR,DDR2,DDR3都有

各种内存SPD文件打包,SDR,DDR,DDR2,DDR3都有合计300多个,需要的朋友可以下载.

2019-12-21 22:15:24 69KB SPD文件 DDR2 DDR3 DDR

1

JESD标准规范（DDR3&DDR4标准规范）

压缩文件中包含了JESD标准规范中的JESD79-3F（DDR3标准规范）和JESD79-4A（DDR4标准规范），对于深入了解DDR3和DDR4有一定参考价值。

2019-12-21 22:14:57 6.5MB DDR3&DDR4

1

DDR3实例 allegro

DDR3布线实例参考 allegro文件。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。

2019-12-21 21:33:08 979KB DDR3实例 allegro

1

全志H3 SDK开发包说明文档

包含全志H3 ，Android定制；Lichee说明；接口使用说明；显示模块等

2019-12-21 21:20:00 26.32MB 全志H3 Android定制 Lichee说明

1

ddr3原理图和PCB（allegro）

ddr3的参考设计，pcb是allegro格式（.dra)

2019-12-21 21:18:08 2.2MB DDR3

1

xilinx 7Series memory interface Generator 说明书

xilinx 7Series memory interface Generator 说明书，非常详细的。

2019-12-21 21:17:51 18.95MB Xilinx DDR3，DDR2

1