代码完整可以正常运行，实验评级为优，含有内容如下： 1，软件安装包ModelSim； 2，实验源代码（包括顶层模块和测试模块，其中测试模块可一次性测试10条指令）； 3，实验报告； 4，Verilog基本知识点整理；

Verilog单周期CPU配套源码，两个压缩包一个是完整的工程，一个是可以直接导入的函数库，任选一个即可。关于本代码的详细解释请移步于本人博客：https://blog.csdn.net/Accelerato/article/details/86546751

要求设计与实现基本功能部件、CPU各主要功能部件，并对CPU进行封装，将其与内存封装为计算机进行仿真测试。具体要求为： 1. 设计的CPU能够执行5条R型指令、5条I型指令、1条J型指令，每条指令的编码长度均为32位； 2. 指令类型有：加减运算类型add、sub、addiu、subu，比较类型slt、sltu，逻辑运算类型ori，访问存储器类型lw、sw，条件转移类型beq和跳转类型j； 3. 操作数有：寄存器操作数、立即数； 4. 采用给出的指令寄存器进行仿真，结果正确无误。

计算机组成原理基于MIPS指令集单周期CPU设计（基于QUARTUS17.1完成） 转存失败 重新上传 取消

计算机组成原理课程设计 基于EDA技术的单周期中央处理器的设计与实现 一、实验目的 　　1．深入理解基本模型计算机的功能、组成知识； 　　2．深入学习计算机各类典型指令的执行流程； 　　3．学习硬布线控制器的设计过程和相关技术； 　　4．在掌握部件单元电路实验的基础上，进一步将单元电路组成系统，构造一台基本模型计算机； 　　5．定义20条MIPS指令集的典型指令，并编写相应的汇编程序，能在模型机上调试，掌握计算机整机概念； 　　6．通过熟悉较完整的计算机的设计，全面了解并掌握硬布线控制方式计算机的设计方法，真正理解利用软件进行硬件设计的方法和技巧。

1、计算机组成原理作业 2、单周期多指令CPU的设计与实现 3、含实验报告

Verilog 单周期CPU设计 能通过仿真 相关测试文件已经放在压缩包

华中科技大MIPS单周期CPU-组成原理实验：1数据表示实验；2运算器实验；3存储系统实验；4CPU实验

基于MIPS指令的单周期CPU的课程设计，在Xilinx ISE14.6 环境下运行

设计实现MIPS单周期CPU 用Verilog语言设计实现