本文主要为555定时器构成的单稳态触发器原理图,希望对你的学习有所帮助。
2021-06-29 18:04:00 27KB 555定时器 稳态触发器 原理图 文章
1
本文的电子密码锁利用数字逻辑电路,实现对门的电子控制,并且有各种附加电路保证电路能够安 工作,有极高的安全系数。
1
设计FPGA逻辑,设计一个单稳态触发器,当按 下button2时,可以使DE0实验板上的发光二极管 LED4发光,经过2s后LED4熄灭,在LED4熄灭前再 次按下button2无效,当LED4熄灭后再次按下 button1可以重复上述的现象。
2021-05-12 20:26:03 999KB verilog
1
文件属于一个Verilog模块,模块实现FPGA中的单稳态功能,希望大家喜欢。
2021-05-08 18:38:38 2KB FPGA Verilog 单稳态 monoStable
1
74系列双可重触发单稳态触发器TM74HC123,稳态的脉冲宽度可以由三种方式控制。
2021-04-30 20:09:21 226KB 逻辑门IC 双可重触发单
1