搜索【同步FIFO】的结果

FPGA同步FIFO代码测试文件仿真结果

FPGA同步FIFO代码测试文件仿真结果 verilog代码 FPGA信号延迟信号输出对齐

2021-05-08 16:45:44 63KB FPGA同步FIFO verilog

1

同步FIFO的Verilog代码

在实际编写verilog中，常常会用到FIFO，而FIFO的使用可以直接调用软件自带的存在模块，也可以编写源代码，这里是同步FIFO的Verilog源代码供大家使用。

2021-04-15 18:09:53 37KB FPGA verilog 同步FIFO

1

读取位宽不一致同步FIFO设计测试文件

经过验证的读取不同位宽同步FIFO测试仿真文件。工程主文件参考别人自己改写的，所以主文件可以直接下载，测试文件想赚点积分，所以有需要的可以下载一下。谢谢大家支持。

2021-04-06 13:09:11 1KB fifo

1

同步FIFO的VHDL实现

这是关于同步FIFO的VHDL程序代码，nut_sync_fifo --rtl 这是源代码 --sim 这是modelsim仿真目录

2021-03-05 18:06:17 51KB FPGA VHDL

1

FIFO设计原理，有异步同步fifo

异步fifo设计，有同步有异步，有verilog，有vhdl。

2019-12-21 22:22:22 2.64MB FIFO 异步同步

1

同步FIFO代码和testbench

此代码是同步FIFO的Verilog源代码，经上板测试是没有问题的，请大家放心使用

2019-12-21 20:00:09 1KB 同步FIFO

1