华中科技大学 数电课程设计 数字逻辑 使用Verilog编写的洗衣机模拟程序，运行在FPGA板上 vivado项目工程源码
2021-12-08 16:08:42
5.42MB
1
实验一、用SSI设计组合电路交通灯；实验二、设置1位二进制全减器；实验三、设计输受血检测；实验四、四人抢答器；实验五、序列检测；实验六、序列发生；实验七、555定时器分频电路；实验八、数字钟的设计与制作
2021-11-20 10:56:18
2.14MB
1
通过可编程器件模拟燃气灶的相关功能。本文记录了笔者从实验设计到程序编写、从代码仿真到硬件实测的一个完整系统实测过程。同时文末笔者从本次实验的学习过程中总结得出了一些问题和相关经验，为以后的数字电路设计打下了良好的基础。
2021-10-17 08:29:16
3.15MB
1
（含完整报告）生理刺激反应时间测试仪 东华大学 数电课设 FPGA quartus ii
2021-06-28 15:04:26
1.02MB
1