搜索【跨时钟】的结果

61-FPGA跨时钟域握手设计.7z

FPGA跨时钟域握手设计,Vivado仿真工程

2021-04-02 09:10:50 100KB Vivado VerilogHDL FPGA 跨时钟域握手

55-FPGA跨时钟域格雷码设计.7z

FPGA跨时钟域格雷码设计,Vivado仿真工程

2021-04-01 09:06:45 110KB Vivado仿真工程 跨时钟域格雷码 FPGA VerilogHDL

44-FPGA跨时钟域打两拍设计.7z

FPGA跨时钟域打两拍设计,Vivado仿真工程

2021-03-18 09:16:25 100KB FPGA VerilogHDL 跨时钟域打两拍 Vivado

45-FPGA跨时钟域双口RAM设计.7z

FPGA跨时钟域双口RAM设计,Vivado仿真工程

2021-03-18 09:16:25 11.09MB FPGA VerilogHDL 跨时钟域双口RAM Vivado

46-FPGA跨时钟域异步FIFO设计.7z

FPGA跨时钟域异步FIFO设计,Vivado仿真工程

2021-03-18 09:16:24 14.37MB FPGA VerilogHDL 跨时钟域异步FIFO vivado

跨时钟域问题解决方法.rar

fpga中跨时钟域解决办法汇总

2021-03-17 15:05:50 4.33MB 跨时钟域

1

FPGA跨时钟域设计

基于FPGA的数字系统设计中大都推荐采用同步时序的设计，也就是单时钟系统。但是实际的工程中，纯粹单时钟系统设计的情况很少，特别是设计模块与外围芯片的通信中，跨时钟域的情况经常不可避免。如果对跨时钟域带来的亚稳态、采样丢失、潜在逻辑错误等等一系列问题处理不当，将导致系统无法运行。本文总结出了几种同步策略来解决跨时钟域问题。

2021-03-08 16:44:26 1.14MB 跨时钟域设计

1

常用的跨时钟域HDL源码

常用的跨时钟域源码

2021-02-20 16:01:27 3KB FPGA VHDL 跨时钟域

1

个人信息

热门下载

最新下载

其他资源