15.2 通用特性 每个需要数据流（或数据字节流）作为输入的命令在发现 FIFO 缓冲区有数据时 会立刻处理，但收发命令除外。收发命令的发送由寄存器 BitFramingReg 的 StartSend 位来启动。 每个需要某一数量的参数的命令只有在它通过 FIFO 缓冲区接收到正确数量的参 数时才能开始处理。 FIFO 缓冲区不能在命令启动时自动清除。而且，也有可能要先将命令参数和/或 数据字节写入 FIFO 缓冲区，再启动命令。 每个命令的执行都可能由微控制器向命令寄存器写入一个新的命令代码（如 idle 命令）来中断。 15.3 MFRC522 命令概述 表 144 命令概述 命令 命令代码 动作 Idle 0000 无动作；取消当前命令的执行。 CalcCRC 0011 激活 CRC 协处理器或执行自测试。 Transmit 0100 发送 FIFO 缓冲区的命令。 NoCmd Change 0111 无命令改变。该命令用来修改命令寄存器的不同位，但又不触及其它命令， 如掉电。 Receive 1000 激活接收器电路。 Transceive 1100 如果寄存器 ControlReg 的 Initiator 位被设为 1： 将 FIFO 缓冲区的数据发送到天线并在发送完成后自动激活接收器。 如果寄存器 ControlReg 的 Initiator 位被设为 0： 接收天线的数据并自动激活发送器。 MFAuthent 1110 执行读卡器的 MIFARE 标准认证。 Soft Reset 1111 复位 MFRC522。 15.4 MFRC522 命令描述 15.4.1 IDLE 命令 MFRC522 处于空闲模式。该命令也用来终止实际正在执行的命令。 15.4.2 CALCCRC 命令 FIFO 的内容被传输到 CRC 协处理器并执行 CRC 计算。计算结果存放在 CRCResultReg 寄存器中。CRC 计算无需限制字节的数目。当在数据流过程中 FIFO 变成空时计算也不会 停止。写入 FIFO 的下个字节增加到计算中去。 CRC 的预置值由寄存器 ModeReg 的 CRCPreset 位控制，该值在命令启动时装入 CRC 协处理器。 这个命令必须通过向命令寄存器写入任何一个命令（如空闲命令）来软件清除。如果 寄存器 AutoTestReg 的 SelfTest 位设置正确，则 MFRC522 处于自测试模式，启动 CalCRC 命令执行一次数字自测试。自测试的结果写入 FIFO。

uvm+vcs+verdi基本平台搭建,也许平台不是很难，但是网上没有 UVM 在 VCS 中的详细教程，但是对于初学者就是一道屏障，我探索了几天，下文将一步一步的举例子说明 UVM+VCS+Verdi 的 liunx 平台搭建过程

ubuntu18安装VCS、verdi、dve软件亲测有成功运行截图，本人总结网上各自文章，并修改其中的错误，可以成功运行，有成功运行的截图！

Verdi的高级教程

技术背景 建立环境 理解FSDB Dumping（存储）任务和重用性 输入设计 在源代码界面调试 在波形界面调试 在原理图界面调试 在FSM界面调试 在时序界面调试 附录：常用参数 送给有需要的朋友

https://blog.csdn.net/howard789/article/details/116928636 博客

S家的MinSoc项目，有相关SoC、uart串口、Ethernet IP core verilog代码，以及vcs、Verdi仿真环境。通过Makefile进行仿真。其中包括后仿真、覆盖率仿真等等，适合数字IC学习。

verdi工具使用

该脚本用于Verdi自动查看信号波形，只需要在一个文本文件中简单写入需要查看的信号名称，执行脚本文件，产生一个Verdi内部命令文件，在命令行运行即可自动打开Verdi软件显示波形，波形窗口中的信号会按照模块名重新命名归类。

从零开始VCS+Verdi 安装过程-附件资源