该文档描述了ise调用FIFOIP核的使用方法，有图文教程。

“第2章示例”目录： 例2-1.v————————书中例2-1的Verilog源代码； 例2-2.v————————书中例2-2的Verilog源代码； 例2-3.v————————书中例2-3的Verilog源代码； 例2-4.v————————书中例2-4的Verilog源代码； 例2-5.v————————书中例2-5的Verilog源代码； “function”示例.v——书中关键字“function”示例的Verilog源代码； “task”示例.v————书中关键字“task”示例的Verilog源代码； ================================================================================= “第4章示例”目录： 8位乘法器.v——————书中8位乘法器的Verilog源代码； 74LS138.v——————书中74LS138的Verilog源代码； D触发器.v——————书中D触发器的Verilog源代码； 除法器.v——————书中除法器的Verilog源代码； 基本RS触发器.v————书中基本RS触发器的Verilog源代码； 同步RS触发器.v————书中同步RS触发器的Verilog源代码； 数码管.v——————书中按键和数码管组成的输入输出电路的Verilog源代码； ================================================================================= “第7章示例”目录： avalon_pwm_source.zip： Nios II系统中PWM外设源代码，其中：pwm_hw目录为Verilog源代码，pwm_sw目录为底层驱动程序 pwm_hw目录中包含文件：pwm_avalon_interface.v；pwm_register_file.v；pwm_task_logic.v为PWM外设的Verilog源代码，顶层文件是pwm_avalon_interface.v pwm_sw目录中包含Nios II软件中需要应用的HAL目录和inc目录，test_software目录中含测试pwm外设用的程序 NiosII片外SRAM的Avalon-MM从设备接口.v： 为一个512K X 16bit的SRAM芯片接到Avalon总线从设备接口的Verilog源代码； SRAM_16Bits_512K.rar： Nios II系统中512K X 16bit的SRAM芯片外设源代码，其中SRAM_16Bit_512K.v为Verilog源代码；class.ptf为Avalon总线描述文件，mk_user_logic_SRAM_16Bits_512K.pl为该外设的描述文件； 第7章示例.rar： 为第7章Hello_LED的示例，使用Quartus II打开该工程。在software子目录下有相应的示例程序：Hello_LED；key；timer；UART ================================================================================== “第10章示例”目录： SOPC_PCI.rar： 为基于Nios II系统的数据采集卡设计实例，使用Quartus II打开该工程。 ================================================================================== “第11章示例”目录： USB_Emulator.rar： 为基于Nios II系统的硬件在回路仿真器设计实例，使用Quartus II打开该工程。 ================================================================================== “SPI”目录： SPI.v： 书中SPI接口外设的Verilog源代码； spi_vhdl.zip： SPI接口外设的VHDL源代码，详细说明请参考压缩文件中的readme.txt ================================================================================== “UART”目录： uart_verilog.rar： UART接口外设的Verilog源代码，其中uart.v是顶层设计文件，txmit.v是数据发送模块Verilog源代码，rcvr.v是数据接收模块Verilog源代码；rcvr_tf.v是测试数据接收的Verilog源代码，txmit_tf.v是测试数据发送的Verilog源代码； ================================================================================== “USB”目录： usb2.rar： USB接口外设的Verilog源代码，详细说明请参考压缩文件中usb_funct/doc/的usb_doc.pdf

整理的关于FPGA的CAN控制器软核的开发资料，包括Verilog语言入门、CAN协议说明，CAN控制器说明、ARM的CAN控制器资料等，足够满足CAN软核的前期开发

键盘鼠标的Verilog XLINX FPGA源码代码,已经使用FPGA验正，可做为学习设计参考.

按键消抖程序： 文件中包括Verilog和VHDL的两种语言的Quartus II程序，请您参考。

FPGA纯硬件——打砖块游戏，内附工程与说明，可以和大家一起交流讨论

UART串口收发实验程序： CPLD实时监控RS232_RX信号是否有数据，若接收到数据，则把接收到的数据通过RS232_TX发送回给对方。PC机使用一个串口调试助手进行通信。 文件中包括Verilog和VHDL的两种语言的Quartus II程序，请您参考。

基于verilog的FPGA数字秒表设计实验QUARTUS工程源码+文档说明资料 module time_clock( clk, reset_n, hour_select_key, second_counter_key, second_countdown_key, pause_key, duan, wei ); input clk; //clk:50MHZ时钟输入； input reset_n; //复位信号输入，低电平有效； input hour_select_key; //12、24小时可以调节按键，当为‘1’时为24，‘0’时为12小时； input second_counter_key; //当该按键为‘1’时为秒表计时功能，‘0’时为正常功能； input second_countdown_key; //当该按键为‘1’时为倒计时功能，‘0’时为正常功能； input pause_key; //暂停功能按键，进行秒表计时和倒计时时可以通过该按键进行暂停，‘1’暂停，‘0’继续 output [7:0] duan; //duan:数码管段码； output [7:0] wei; //wei:数码管位码； reg [7:0] duan; //duan:数码管段码； reg [7:0] wei; //wei:数码管位码； reg [24:0] count; //1HZ时钟计数器 reg [13:0] count2; //扫描时钟计数器 reg clk_1hz; //1HZ时钟信号 reg [3:0] miao_ge; //秒个位数BCD码 reg [2:0] miao_shi; //秒十位BCD二进制码 reg [3:0] fen_ge; //分钟个位数 reg [2:0] fen_shi; //分钟十位数 reg [1:0] shi_ge; //时钟个位数 reg [1:0] shi_shi; //时钟十位数 reg [1:0] shi_select_ge; //时钟选择个位数，用于调节时制 reg [1:0] shi_select_shi; //时钟选择十位数，用于调节时制 reg clk_scan; //数码管扫描时钟 reg [2:0] select; //用于扫描时选择显示位码 //**************************************************************************************************** // 模块名称:秒时钟分频模块 // 功能描述: //*******************************************************************

实现 FPGA 芯片和 PC 之间进行千兆以太网数据通信, 通信协议采用 tUDP 通信协议。 FPGA 通过 RGMII 总线和开发板上的 PHY 芯片通信, 程序中实现了 ARP， UDP， PING 功能，此外还实现了 100/1000M 自适应。

Verilog语言实现UART的接收发送功能，带仿真测试文件和仿真波形截图。