用Verilog语言设计的流水线CPU，资源里包含了源代码及流水线CPU结构图，与大家分享下
2019-12-21 19:24:19
9.74MB
1
用verilog实现的mips流水线处理器的源代码，包括控制器、算术逻辑单元ALU、数据存储器、指令存储器、寄存器堆、外设单元以及
2019-12-21 18:54:54
15KB
1
介绍AES 算法的原理以及基于FPGA 的高速实现。结合算法和FPGA 的特
点,采用查表法优化处理了字节代换运算、列混合运算。同时,为了提高系统工作速度,在设计中应用了内外结合的流水线技术，并应用Altera 公司的开发工具及芯片进行实际开发。
2019-12-21 18:49:38
251KB
1