串口的接收模块包括接收缓冲寄存器和移位寄存器。接收的数据进入移位寄存器后经移位处理并行传入缓冲寄存器，事实上，UART的FIFO是一个硬件环形的缓冲队列，物理上不可寻址，不可见，仅U0RBR这个FIFO出口可见。
2023-03-09 16:04:32
54KB
1
异步时钟FIFO，配套的流程图在我主页的博客里面，配套进行理解，我的博客是“我是大马猴“https://blog.csdn.net/weiyunguan8611/article/details/89812210。欢迎各位铁汁来讨论。
2023-03-04 09:24:16
97KB
1
STM32H750 8路串口例子，每路收发都带有独立的FIFO，适合方案验证和工程应用，希望对大家有帮助
2023-02-27 19:23:07
12.27MB
1
一直以来，笔者都在烦恼“ SDRAM 是否应该成为储存类？” SDRAM 作为一
介储存资源（储存器），它的好处就是大容量空间，坏处则就是麻烦的控制规则，还有
中规中矩的沟通速率。
相比之下，片上内存无论是控制的难度，还是沟通的速率，它都远远领先 SDRAM。俗
语常说，愈是强力的资源愈是珍贵 ... 对此，片上内容的容量可谓是稀罕的程度。实验
二十二的要求非常单纯：
”请问如何建立基于 SDRAM 储存资源的 FIFO 存储模块呢？“，笔者问道。
2023-02-09 00:16:27
900KB
1