搜索【UVM 】的结果

SystemVerilog验证测试平台编写指南_li.pdf

SystemVerilog验证测试平台编写指南: 添加目录：添加目录：添加目录：添加目录：

2022-07-21 14:54:57 25.13MB SystemVerilog Verilog 验证 UVM

1

camuvc.rar_UVM code

matlab驱动uvc摄像头，matlab代码

2022-07-18 14:00:38 946B uvm_code

uvm_lab.zip

一个demo，关于UVM，完成的design和verification。希望有需要的朋友能看到

2022-07-15 11:37:36 1.42MB UVM Systemverilog verilof

1

利用Systemverilog+UVM搭建SOC及ASIC的RTL验证环境.zip

包含system verilog / uvm 等相关讲义已经资料，适合IC设计，验证人员。

2022-07-13 18:10:00 136.08MB ASIC FPGA systemverilog uvm

简单UVM平台_UVM_booth乘法器_

使用SystemVerilog搭建的简单UVM验证平台，DUT为Booth乘法器，使用Linux系统中VCS+Verdi+DVE完成调试

2022-07-10 21:03:16 910KB UVM booth乘法器

1

00_关于uvm验证方法学的学习入门-推荐了书籍-.pdf

2022-07-06 19:02:10 231KB UVM

1

UVM1.1应用指南

UVM1.1应用指南及源代码分析，内容比较详细，适用于初学者

2022-06-28 17:44:04 4.39MB UVM

1

DUT为倍数放大模型，模型功能正常，带有可选择的BUG。 reference model使用包含C和C++两种，通过dpi和SV通信。包含完整的VUM验证组件。

2022-06-21 08:21:18 40KB uvmic验证dpi覆盖率

1

基于sv的uvm平台搭建实战，对于验证方法学来说，分层的测试平台是一个关键的概念。虽然分层似乎会使测试平台变得更复杂，但它能够把代码分而治之，有助于减轻工作负担，而且重复利用效率提升。验证平台可以类似分为五个层次：信号层、命令层、功能层、场景层和测试层。

2022-06-20 22:32:45 24.48MB sv uvm重复 UVM搭建 uvm实战

Universal Verification Methodology (UVM) 1.2 Class Reference

2022-05-23 23:29:36 9.03MB SystemVerilog UVM

1