该应用笔记检验了影响放大器噪声的关键参数,说明不同放大器设计(双极型、JFET输入或CMOS输入设计)对噪声的影响。本文还阐述了如何选择一款适合低频模拟应用(如数据转换器缓冲、应变仪信号放大和麦克风前置放大器)的低噪声放大器。基于CMOS输入放大器,MAX4475,举例说明多数低频模拟应用中这种新型CMOS放大器的设计优势。

基于使LNA在5.5G~6.5G Hz频段内具有优良性能的目的，本设计中采用了具有低噪声、较高关联增益、PHEMT技术设计的ATF-35176晶体管，电路采用二级级联放大的结构形式，利用微带电路实现输入输出和级间匹配，通过ADS软件提供的功能模块和优化环境对电路增益、噪声系数、驻波比、稳定系数等特性进行了研究设计，最终使得该LNA在5.5~6.5 GHz波段内增益大于20 dB，噪声小于1.55 dB，输入输出电压驻波比小于2，达到了设计指标的要求。

SR570低噪声电流前置放大器串口命令发送软件（V1.10） 安装方法： 1. 第一次使用的时候请双击MSCOMM文件夹中的MSCOMM.BAT来安装MSCOMM组件。 2. 双击SR570运行。 使用方法： 1. 在文本框中写入命令。 2. 点击“开始”按钮开始通过窜口发送字符。 3. 一般使用COMM1，应为通常台式电脑上只有一个COMM串口。

级间匹配电路—基本要求 其基本任务是使后级微波管输入阻抗与前级微波管输出阻抗匹配，以获得较大增益。在达到级间共轭匹配时应有 Zin = ZT1* Zout = ZT2* 图6-10 放大器的级间匹配电路 由于级间匹配电路是电抗性匹配，它的输入和输出必然同时达到共轭匹配。 如果级间电路是第1级微波管后面的电路，除了增益匹配之外，对它还有两个要求： （1）按低噪声设计，使第2级要有足够低的噪声 （2）要兼顾第1级输入驻波比。

3.2晶体管S参数扫描 选定晶体管的直流工作点后，可以进行晶体管的S参数扫描，本节中选用的是S参数模型sp_hp_AT-41511_2_19950125，这一模型对应的工作点为Vce=2.7V、Ic=5mA 下面给出进行S参数扫描的具体操作

鉴于传统共源共栅低噪声放大器由于受共栅级的影响，其噪声和线性度都不理想，为此在共栅级上引入一对交叉耦合电容和电感，以消除共栅级的噪声并提高放大器的线性度．采用特许半导体公司0.25μm射频互补金属氧化物半导体工艺进行了设计，仿真结果表明低噪声放大器在2.4 GHz处的噪声系数仅有1.34 dB，该电路能够提供17.27 dB的正向增益、小于―38.37 dB的反向传输系数、小于―27.73 dB的输入反射系数、小于―15.85 dB的输出反射系数，该放大器的三阶交调点为0.58 dBm，消耗的功率为11.

具有有源和无源交叉耦合反馈的宽带低噪声放大器

基于ADS的4+GHz低噪声放大器设计

介绍了一种2.4 GHz的低噪声亚采样锁相环。环路锁定是利用亚采样鉴相器对压控振荡器的输出进行采样。不同于传统电荷泵锁相环，由于在锁定状态下没有分频器的作用，由鉴相器和电荷泵所产生的带内噪声不会被放大N2 倍，从而会使锁相环的带内噪声极大程度地减小。在输出电压摆幅相同的情况下，压控振荡器采用NMOSPMOS互补结构降低了锁相环的功耗。锁相环的设计在TSMC 180 nm CMOS工艺下完成，在1.8 V的供电电压下，锁相环功耗为7.2 mW。在偏移载波频率200 kHz处，环路的带内噪声为-124 dBc/Hz。

低噪声放大器是信号接收前段的重要部件，它的性能决定了整体接收机系统的信噪比。本文介绍了一种基于英飞凌公司的BFP740ESD放大器设计的宽带低噪声放大器的设计过程，采用2级芯片级联放大的方法，首先通过ADS2013建模仿真，确定放大器的原理图；然后根据原理图绘制PCB版图。实物测试结果得到，在2.3~2.5 GHz的范围内增益为32 dB左右。在室温下，噪声系数低于1.5 dB，在中心频率2.4 GHz时，输入端的S11达到-20 dB，达到预期设计要求，具有良好性能。