搜索【八位】的结果

verilogHDL 八位数码管10hz频率显示学号代码

verilogHDL 八位数码管10hz频率显示学号代码，顶层也是代码写的

2021-11-09 17:09:43 339KB verilogHDL 显示学号

1

八位二进制加法器Verilog语言

初学者，文件过程：先设计一位的加法计数，再一个个进位达成八位二进制加法，若要改成十进制的只需要修改加法部分语言将二进制改成十进制即可

2021-11-05 23:10:24 89KB verilog

1

实现两个无符号的八位二进制数相乘

三星9454实现两个无符号的八位二进制数相乘

2021-11-03 20:14:14 676B s3f9454

1

八位纯数字密码及常用八位密码

此资源内含00000000-99999999纯数字记录，并附带python字典生成代码。在最后一个文件中包含32条常用WiFi密码

2021-11-02 10:19:07 106.16MB 纯数字 字典文件 WiFi破解 常用密码

1

八位七段数码管动态显示电路设计_USTC_EDA实验2

中国科学技术大学EDA实验2_by_严哲

2021-10-27 16:18:22 407KB 七段数码管 USTC EDA

1

Quartus_II设计八位加法器.pdf

2021-10-22 19:02:37 238KB Quartus_II设计八位加法

1

计算机组成原理实验logisim设计

2021-10-15 09:03:10 154KB 计算机组成原理实验 logisim 八位加法器 32位加减可控运算器

1

八位二进制乘法器.zip

用移位相加的方法设计一个8位二进制串行乘法器。基于EP4CE1022C8芯片，于Quartus Ⅱ 13.1中实现。包含仿真文件，上板子验证成功。此为西电EDA课设大作业，实验报告见博客，仅供参考。

2021-10-14 19:34:24 12.04MB vhdl eda设计 quartersII工程文件 八位二进制数串行乘法器

1

VHDL实现八位十进制ALU

这是电子科技大学通信抗干扰国防重点实验室的实验项目。内含44个VHD文件构成完成的ALU，可完成八位十进制加减乘除具有溢出、四舍五入、连续运算等功能自带TestBench 编译环境ISE 14.3 具有相当的参考价值

2021-10-13 20:10:35 59.7MB VHDL ALU 十进制 电子科技大学

1

八位二进制与十进制、十六进制对照表.doc

八位二进制与十进制、十六进制对照表.doc，方便项目中排查使用，下载后对比查看。本人亲自整理验证，查看无误可用。供大家下载使用

2021-10-12 15:39:30 121KB ascii

1