Project1 VerilogHDL完成单周期处理器开发 一、设计说明 1.处理器应实现MIPS-Lite1指令集。 a)MIPS-Lite1＝{MIPS-Lite，addi，addiu， slt，jal，jr}。 b)MIPS-Lite指令集：addu，subu，ori，lw，sw，beq，lui，j。 c)addi应支持溢出，溢出标志写入寄存器$30中第0位。 2.处理器为单周期设计。 二、设计要求 3.单周期处理器由datapath(数据通路)和controller(控制器)组成。 a)数据通路由如下module组成：PC(程序计数器)、NPC(NextPC计算单元)、GPR (通用寄存器组，也称为寄存器文件、寄存器堆)、ALU(算术逻辑单元)、EXT(扩展单元)、IM(指令存储器)、DM(数据存储器)。 b)IM：容量为1KB(8bit×1024)。 c)DM：容量为1KB(8bit×1024)，采用小端序方式存取数据。 4.Figure1为供你参考的数据通路架构图。 a)我们不确保Figure1是完全正确的；我们也不确保Figure1能够满足MIPS-Lite1。 b)鼓励你从数据通路的功能合理划分的角度自行设计更好的数据通路架构。

人工神经网络 （北京工业大学）论文

北京工业大学操作系统课程资料 适合正在看《操作系统概念》的朋友们

北京工业大学考研自控真题，从真题开始，从现在开始。

6.1  任务分析  STC89C51 单片机最小系统原理如图 6.1 所示。此系统包含了线性稳压及其保 护电路、震荡电路、复位电路、发光二级管指示电路、单片机 P0 口上拉电路以 及 4 个 10 针插座。其中插座讲单片机个信号引出，可以扩展各种运用电路。 由于制作条件限制，本项目要求制作大小为 60mm*80mm 的单面电路板，电 源、地线宽 1mm，其他线宽 0.6mm，间距 0.6mm。绘图时 U1 的原理图和封装 需要自己绘制、上拉电阻原理图需要自己绘制、电解电容封装需也要自己绘制。 电路所用元件以及封装见下表 6.1。 图 6.1 STC89C51 单片机最小系统原理图 表 6.1 元器件列表

北京工业大学数字逻辑大作业 1．时间安排：第七章计数器课后 2．利用LogicSim平台，构造基本加1计数器并进行测试 3．在“基本计数器”的基础上，添加同步置数、同步清零、计数使能和RCO，形成多功能计数器 4．编辑逻辑符号 5．在多功能计数器的输出端添加“电路”，构成循环码计数器 6．分析测试波形，逆向完成电路的Verilog HDL描述 7．考查理论课中相关知识点的掌握情况 8．完成Word报告（注意图表的规范性，含实验小结） 一、构造多功能四位二进制加1计数器 1．在LogicSim中利用寄存器、加法器构造基本计数器——四位二进制加1计数器。 2．基本计数器的模拟测试，功能正确后，测试过程截图。

windlx指令调度、linux下的cache测试

多所大学自动控制专业使用的经典教材，考研指定教材

北京工业大学计算机考试题.pdf

（含实验截图、流程图）