摘要：SMBus是一种高效的同步串行总线。通过分析SMBus总线协议，提出了一种运行于基于PCI-Express技术的桥接芯片上的SMBus控制器的设计方案，并且用Verilog语言描述，最后在Altera公司的FPGA上得以实现。通过仿真测试，证明该方法是稳定有效的。 关键词：SMBus 多μC通讯系统 Verilog SMBus是Intel公司于1995年发布的一种双向两线串行通讯总线标准，具有接口线少、通讯效率高等特点。应用于多μC（microcontroller）通讯系统中，可以满足绝大多数情况下对传输速率、信号稳定性等性能的要求，且相对于并行总线节省了大量的硬件资源。因此多μC

用verilog实现的adcs7476双路ad检测的文件，很好用

基于verilog的AMI协议,含modelsim仿真。 输入八位数据，输出AMI协议数据

Verilog语言设计数字钟，具有闹钟，校准，整点报时功能

基于Verilog HDL与虚拟实验平台的计算机组成与CPU实验：RISCV，实现了addi、r、store、load、jmp指令

本设计选用了目前应用较为广泛的Verilog HDL硬件描述语言,实现对路口交通灯系统的控制器的硬件电路描述。这种硬件电路描述在Altera公司的EDA软件平台MAX+PLUSⅡ环境下通过了编译,仿真,并下载到CPLD器件上进行编程制作,实现了交通灯系统的控制过程。

基于verilog的CNN卷积神经网络实现，平台ISE，提供coe格式的权值参数。包括3个层，每一个层都有卷积层，池化层，激活层。需要设置rom核来调用coe文件。平台为ISE14.7

verilog编写的UDP数据包组帧程序，输入数据为16位，UDP数据长度，源IP、目的IP、源端口、目的端口可调，输出UDP包为16位；

基于Verilog HDL 的信号发生器的设计

基于verilog的H264视频编解码开发 DF_top (clk,reset_n,gclk_DF,gclk_end_of_MB_DEC,gclk_DF_mbAddrA_RF,gclk_DF_mbAddrB_RAM, end_of_BS_DEC,disable_DF,mb_num_h,mb_num_v, bs_V0,bs_V1,bs_V2,bs_V3,bs_H0,bs_H1,bs_H2,bs_H3, QPy,QPc,slice_alpha_c0_offset_div2,slice_beta_offset_div2, blk4x4_sum_counter,blk4x4_rec_counter_2_raster_order,rec_DF_RAM_dout, blk4x4_sum_PE0_out,blk4x4_sum_PE1_out,blk4x4_sum_PE2_out,blk4x4_sum_PE3_out, DF_duration,end_of_MB_DF,DF_edge_counter_MR,one_edge_counter_MR, DF_mbAddrA_RF_rd,D