1、触发器逻辑特性验证
2、二分频实验3、利用触发器构成时序逻辑电路
2021-03-01 18:02:27
1.48MB
1
EDA实验报告第一次_时序逻辑电路的VHDL设计_组合逻辑电路的VHDL设计.docEDA实验报告第一次_时序逻辑电路的VHDL设计_组合逻辑电路的VHDL设计.doc
2020-01-03 11:43:53
236KB
1
包括D触发器逻辑功能测试1、D触发器逻辑功能测试2、D触发器逻辑功能测试3、利用74LS161设计BCD5421码十进制计数器，multisim模拟电路完全正常
2019-12-21 19:25:48
328KB
1