Xilinx_Spartan-3实现31条MIPS指令流水线CPU代码采用VerilogHDL语言编写,包括UCF文件,如有问题请发正确代码到zjuwh@sina.cn,谢谢
2021-05-22 13:24:49
95KB
1
1)用硬件描述语言（Verilog）设计MIPS流水线CPU，支持如下指令集：
{add,addi,addiu,addu,and,andi,beq,bne,divu,j,jal,jr,lb,lbu ,lhu,lui,
lw,multu,mfhi,mflo,or,ori,slt,slti,sltu,sll,sra,srl,sb,sh,sw,sub,sub}
2)用仿真软件Modelsim对有数据冒险和控制冒险的汇编程序进行仿真。
2021-04-30 23:04:12
34KB
1
Vivado下用Verilog编写的带冒险的5级MIPS流水线设计，包含测试文件
2021-04-30 23:00:21
22.83MB
1
系统硬件综合设计
设计并实现一个多周期和流水CPU。
1.若干段流水、可以处理冲突。
2.三种类型的指令（R类，I类，J类指令）若干条。
3.CPU指令集（MIPS、ARM、RISC-V等均可）不限
2021-04-29 01:36:31
208KB
1
里面是制作5级流水线CPU的源代码文件，用的是Verilog编程，Modelsim仿真。程序实现了数据冒险和控制冒险的解决。配套博文：https://blog.csdn.net/WXY19990803/article/details/104008650
2021-04-13 15:38:24
13KB
1