Xilinx MIG DDR3接口开发
1，xilinx DDR3控制mig IP的应用（一）
2，xilinx DDR3控制mig IP的应用（二）
3，xilinx DDR3控制mig IP的应用（三）
4，xilinx DDR3控制mig IP的应用（四）
5，xilinx DDR3控制mig IP的应用（五）
2021-04-08 00:45:39
18.17MB
1
详细介绍了赛灵思的DDR3的IP核的使用，包括各种信号的含义，以及时序说明。
7Series FPGAs Memory Interface Solutions v1.7
User Guide
UG586 October 16, 2012
2021-02-24 09:53:37
15.33MB
1
文档可以非常方便地用于FPGA的MIG控制器和ZYNQ上并实现对ZYNQ PS 或者PL的DDR进行读写控制。和官方
的DMA以及VDMA相比， FDMA具备无需驱动程序，只要会FPGA就能读写DDR的简单方便性
2020-12-28 15:47:06
2.89MB
1
在vivado 2017.4 中利用MIG模块生成的DDR3实例的约束文件，开发板为ZYNQ7350，采用Xilinx公司的 Zynq7000 系列的芯片， 型号为XC7Z035-2FFG676。
2020-01-20 03:16:21
11KB
1
自己编写的基于MIG IP核的针对DDR3的读写测试电路，非自带的示例工程，可用于快速熟悉MIG用户接口的时序关系及使用方法。压缩包内为Vivado工程，已成功上板调试。附带testbench，tb里包含有DDR3仿真模型及wiredelay模块的使用方法，仅供参考。
2019-12-26 03:03:33
69.07MB
1
博客配套源码工程
https://blog.csdn.net/botao_li/article/details/95302992
2019-12-21 19:29:34
118.54MB
1