用Verilog写的sdram控制器 经过测试 好用的sdram控制模块
2019-12-21 20:00:26 2.69MB sdram verilog
1
讲解 sdram 的工作原理,以及使用 verilog HDL 语言描述 sdram控制器,其中包括 sdram 的初始化、刷新、读和写。 FPGA 自带的内部存储空间非常的有限,当需要存储大量数据时,一般是借助于外围的存储设备, sdram 就是常用的存储设备之一,因为掌握 sdram 的内部工作原理,以及描述 sdram 控制器是 FPGA 工程师需要掌握的基本技能。
2019-12-21 19:47:03 642KB DDR3 SDRAM FPGA
1
DDR2+SDRAM控制器的设计与验证,研究实现操作简便、带宽高的DDR2C设计方法。主要内容包括如何简化对DDR2 SDRAM的操作和最大限度的提高DDR2接口的带宽。
2019-12-21 19:42:49 2.47MB DDR2控制器
1
基于verilog语言实现的SDRAM控制器设计(含源代码)
2019-12-21 19:24:04 4.14MB SDRAM控制器 verilog FPGA
1
自己写的SDRAM控制器包括上电初始化,自刷新,读,写,仲裁五大模块,实际下板可用PLL相移已调试好
2019-12-21 19:21:37 47.58MB SDRAM控制器
1