该工程基于verilog HDL对m序列进行简单的qpsk调制解调,代码不多，欢迎参考。

hslogic算法仿真—QPSK调制解调+costas载波同步+gardner时间同步matlab仿真 I_NCO = cos(wc_nco/Freq_Sample*((i-1-mul)*nsamp+1 : (i-1+mul)*nsamp+nsamp)+mod(NCO_Phase,2*pi));%NCO产生的I路输入信息数据 Q_NCO = - sin(wc_nco/Freq_Sample*((i-1-mul)*nsamp+1 : (i-1+mul)*nsamp+nsamp)+mod(NCO_Phase,2*pi));%NCO产生的Q路输入信息数据 I_RECE=rece((i-1-mul)*nsamp+1 : (i-1+mul)*nsamp+nsamp).*I_NCO; %I路输入信息数据 Q_RECE=rece((i-1-mul)*nsamp+1 : (i-1+mul)*nsamp+nsamp).*Q_NCO; %Q路输入信息数据 %根升余弦滤波 I_RRC_S = RRCrece(I_RECE,Freq_Data,nsamp,alpha,delay);%I路输入信息数据经过根升余弦匹配滤波 Q_RRC_S = RRCrece(Q_RECE,Freq_Data,nsamp,alpha,delay);%Q路输入信息数据经过根升余弦匹配滤波 I_PLL=I_RRC_S(delay*nsamp-nsamp/2+mul*nsamp+2+k); %鉴相器的I路输入信息数据 Q_PLL=Q_RRC_S(delay*nsamp-nsamp/2+mul*nsamp+2+k); %鉴相器的Q路输入信息数据 dataoutI((i-1)*nsamp+k) = I_PLL;%用来查看鉴相器的I路输入信息数据 dataoutQ((i-1)*nsamp+k) = Q_PLL; %鉴相器处理 Discriminator_Out = (sign(I_PLL)*Q_PLL-sign(Q_PLL)*I_PLL)/sqrt(2); dd((i-1)*nsamp+k) = Discriminator_Out;%用来查看鉴相器的输出 %环路滤波器处理 PLL_Phase_Part((i-1)*nsamp+k) = Discriminator_Out * C1; Freq_Control((i-1)*nsamp+k) = PLL_Phase_Part((i-1)*nsamp+k)+PLL_Freq_Part((i-1)*nsamp+k-1); PLL_Freq_Part((i-1)*nsamp+k) = Discriminator_Out * C2 + PLL_Freq_Part((i-1)*nsamp+k-1); NCO_Phase = NCO_Phase + Freq_Control((i-1)*nsamp+k); %生成的相位 WC_frame((i-1)*nsamp+k) = FC_NCO + PLL_Freq_Part((i-1)*nsamp+k) * Freq_Sample;

QPSK调制技术广泛应用于通信系统，这里是QPSk调制的matlab程序和

讲述了QPSK的调制解调原理。附有matlab仿真图形

介绍了QPSK调制技术的工作原理、性能及AD9910的功能。重点论述了利用可编程逻辑器件FPGA控制AD9910,通过相位选择法产生QPSK调制信号的设计方案。

相位选择法是用四相载波发生器分别送出调相所需的四种不同相位的载波。按照串/并转换器输出的双比特码元的不同,逻辑选相电路输出相应相位的载波, 最后经过带通滤波器滤除高频分量,即可得到QPSK信号。本文件基于matlab对相位选择法进行仿真。

数字通信中关于QPSK调制的,里面有具体的代码设计

QPSK调制与解调，采用瑞利信道

应用verilog硬件语言对qpsk调制解调系统进行编写，以实现其功能。 用的quartus ii 开发，使用Verilog语言

QPSK 通信原理课程设计—实现ask、fsk、psk、dpsk调制解调，包括matlab源程序，可以运行