搜索【verilog的FPGA】的结果

利用Verilog在FPGA平台上输出正弦波

2021-07-29 14:26:50 502KB Verilog FPGA正弦波

1

rsic_fpga.rar

包含说明文档和源码文件

2021-07-10 18:00:34 399KB verilog RSIC_FPGA

1

verilog的cordic算法实现

1.基于FPGA的cordic算法程序，输出IQ信号的幅度及相位 2.精度较高，相位精度为2/9000，幅度精度为1/1000。其中相伴扩大了100倍，幅度扩大了1.6倍。

2021-07-09 15:33:45 3KB verilog cordic fpga IQ解调

1

基于verilogHDL的PCIE接口设计以及Modelsim仿真.7z

基于verilogHDL的PCIE接口设计以及Modelsim仿真,FPGA（Field Programmable Gate Array）是在PAL、GAL等可编程器件的基础上进一步发展的产物.PCI-Express是一种高速串行计算机扩展总线标准，它原来的名称为“3GIO”，是由英特尔在2001年提出的，旨在替代旧的PCI，PCI-X和AGP总线标准。

2021-07-09 14:03:07 1.78MB verilog HDL FPGA Modelsim

1

基于IIC通信的EEPROM读/写Verilog/VHDL程序

基于IIC通信的EEPROM读/写实验程序：当按键1按下时，通过IIC总线执行AT24C02的数据写入操作；当按键2按下时，通过IIC总线执行AT24C02的数据读出操作；读写数据的地址一致，当执行读数据操作后，该数据将显示在数码管上。文件中包括Verilog和VHDL的两种语言的Quartus II程序，请您参考。

2021-07-09 13:19:11 201KB Verilog VHDL FPGA CPLD

1

SystemVerilogSHA256 ：（系统-）Verilog开源FPGA Miner中的SHA256-源码

SystemVerilogSHA256 ：（系统-）Verilog开源FPGA Miner中的SHA256

2021-07-08 19:25:27 88KB fpga bitcoin mining verilog

1

Clock Domain Crossing (CDC) Design & Verification Techniques Using SystemVerilog

CDC跨时钟域英文论文原文，经典

2021-07-07 14:04:38 569KB verilog CDC FPGA

1

verilog编程fpga通过IIC读取mpu6050数据_verilogmup6050,mpu9250verilog源码

使用verilog HDL语言编写IIC协议，用FPGA读取mpu6050数据，其他可用IIC读数器件操作类似