FPGA千兆以太网程序案列

该资料为千兆以太网市场调查报告，为我公司产品研发芯片选型用，对象了解千兆以太网的工程师有帮助

这份工程是以de2115为开发平台开发的千兆以太网通信例程，采用的是三速以太网ip核，rgmii接口

Marvell千兆以太网物理层芯片详细DataSheet

本程序将实现 FPGA 芯片和 PC 之间进行千兆以太网数据通信, 通信协议采用Ethernet，UDP 通信协议。 FPGA 通过 RGMII 总线和开发板上的 Gigabit PHY 片通信, Gigabit PHY芯片把数据通过网线发给 PC，程序中实现了 ARP，UDP，PING 功能，此外还实现了100/1000M 自适应。适用于初级千兆以太网学习。

千兆以太网MAC 含有测试平台 GMII接口 通过FPGA验证

 针对目前流行的高性能无线路由器以及家庭网关等应用场景，设计了基于FPGA的千兆以太网交换机。采用自顶向下的设计方法，通过MAC控制器、交换控制模块、学习查找模块以及共享缓存空间这4个模块实现系统功能。实现了5个符合IEEE 802.3标准的端口无阻塞线速转发数据帧且支持VLAN功能和QoS功能。搭建了仿真平台和硬件验证平台对设计进行了全面验证。仿真结果和硬件验证结果都表明设计能够正确实现以上功能。

RTL8111G_SERIES_8111H_SERIES_8118AS_SERIES_8106_SERIES_8107V103.pdf

B50610C1KMLG datasheet 10/100/1000BASE-T Gigabit Ethernet Transceiver The Broadcom® B50610 is a triple-speed 1000BASE-T/ 100BASE-TX/10BASE-T Gigabit Ethernet (GbE) transceiver integrated into a single monolithic CMOS chip. The device performs all physical-layer functions for 1000BASE-T, 100BASE-TX, and 10BASE-T Ethernet on standard category 5 UTP cable. 10BASE-T can also run on standard category 3, 4, and 5 UTP. The B50610 is a highly integrated solution combining digital adaptive equalizers, ADCs, phase-locked loops, line drivers, encoders, decoders, echo cancellers, crosstalk cancellers, and all required support circuitry. Based on Broadcom’s proven Digital Signal Processor technology, the B50610 is designed to be fully compliant with RGMII, allowing compatibility with industry-standard Ethernet MACs and switch controllers.

MARVELL的千兆以太网PHY芯片，网上找了好久不是资源少就是收费太高，希望对大家有用