射频LNA设计要求：低噪声放大器（LNA）作为射频信号传输链路的第一级，它的噪声系数特性决定了整个射频电路前端的噪声性能，因此作为高性能射频接收电路的第一级LNA的设计必须满足：（1）较高的线性度以抑制干扰和防止灵敏度下降;（2）足够高的增益，使其可以抑制后续级模块的噪声;（3）与输入输出阻抗的匹配，通常为50Ω;（4）尽可能低的功耗，这是无线通信设备的发展趋势所要求的。

摘 要：结合一个2．4 GHz CMOS低噪声放大器(LNA)电路，介绍如何利用Cadence软件系列中的IC 5．1．41完成CMOS低噪声放大器设计。首先给出CMOS低噪声放大器设计的电路参数计算方法，然后结合计算结果，利用Cadence软件进行电路的原理图仿真，并完成了电路版图设计以及后仿真。仿真结果表明，电路的输入／输出均得到较好的匹配。由于寄生参数，使得电路的噪声性能有约3 dB的降低。对利用Cadence软件完成CMOS射频集成电路设计，特别是低噪声放大器设计有较好的参考价值。 　　0 引 言 　　Cadence Design Systems Inc．是全球最大的电子设计技术、

1 引 言　　目前，在高达数GHz的RF频段范围内，广泛使用的是GaAs MESFET LNAs，其优点是能够在功率增益高达20 dB的同时，使噪声系数低至大约1 dB。但随着CMOS电路技术的成熟，近来对RF CMOS电路元件的研究成果越来越多，在无线通信系统上也已经实现了SoC化。如果CMOS制造技术能克服噪声大，功率损耗大等缺点，凭借其低廉的价格，CMOS LNAs将有可能在数GHz的RF频段范围内，逐渐取代GaAs MESFET LNAs。　　由于LNAs通常位于整个接收电路的   级，由式（1）可以看出，   级的LNAs对于接收电路有很大的影响。所有在设计LNA电路时，应考虑降低噪

提出了一个低噪声、高线性的超宽带低噪声放大器（UWB LNA）。电路由窄带PCSNIM LNA拓扑结构和并联低Q负载结构组成，采用TSMC 0.18 μm RFCMOS工艺，并在其输入输出端引入了高阶带通滤波器。仿真结果表明，在1.8 V直流电压下LNA的功耗约为10.6 mW。在3 GHz～5 GHz的超宽带频段内，增益约为13.5 dB，输入、输出回波损耗S11、S22均小于-14 dB，噪声系数（NF）为0.875 dB～4.072 dB，三阶交调点IIP3均值为5.35 dB。

ATF54143是avago公司开放的一种低噪声放大器放大器，适用于微波射频领域的低噪声放大器开发应用

包括传输线相关基础、射频通信电路相关基础知识(包含调制解调，发射机接收机结构，低噪声放大器，混频器，振荡器，锁相与频率合成技术，高频功率放大器)

行业分类-电子电器-一种电流复用低噪声放大器.zip

行业分类-电子电器-基于复数阻抗匹配网络的低噪声放大器.zip

XN115 高增益GPS低噪声放大器产品说明书Ver1510(1).pdf

随着无线通信事业的不断发展，人们对无线系统的射频接收机提出了越来越高的要求，如低功耗、低噪声、大动态范围、高灵敏度和高线性度等。因此，处于微波/射频接收系统最前端的低噪声放大器（Low Noise Amplifier，LNA）对于提高系统性能起到了关键作用，其性能指标的好坏对接收机整体性能有很大的影响。对于由多级放大器组成的接收系统，其整机噪声系数基本上取决于前级放大器的噪声系数。因而在传统上，LNA 匹配电路的设计应首先满足最佳噪声匹配原则，在此基础上，根据接收机设计指标由后级放大器提供足够高的功率增益。在LNA的设计过程中，有几个问题需要注意，其中包括：稳定性、噪声系数、增益、偏置电路和匹配电路等