基于vhdl的串口通信发送模块，即异步收发机，可实现单片机核fpga的收发串口通信，遵从rs232协议，已经调试过，很不错的资源
2022-04-29 15:00:03
3KB
1
本设计采用EDA技术，利用测频法的原理和VHDL语言，采用自顶向下的设计方法，实现了1Hz～10kHz测量范围的四位十进制的数字频率计，并在MAX+PLUSⅡ软件平台下对设计项目进行的了编译和时序仿真。
2022-04-27 12:44:31
213KB
1
本资料基于EDA课程中设计CNT9999，可以动态显示在数码管上达到0-9999的动态显示。
其中包含每一个模块代码和仿真波形，基础设定都已设定，内部部分内容存有注释，大家可以自行参考并根据自己实验内容做一定的修改
本
2022-04-26 09:06:07
3.31MB
1
本程序基于VHDL语言设计的FIR滤波器，能够调整输入运算的数值，并且将通过FIR滤波器运算后的结果显示到数码管上，能够达到多次数字运算，并且能够分批显示，压缩包带有主要模块仿真图，重要代码的注释。 结合我对程序的分析，能够快速的对整个程序得到一个深入的了解。
2022-04-25 09:04:12
4.98MB
1
对DTCNT9999的加深，加入新的模块使得能够在数码管上得到12个9的计数过程。
2022-04-25 09:04:12
7.12MB
1
本程序基于VHDL语言设计的数字频率计，对于外部的频率能够进行测试并且显示至数码管上，内部包含全部源程序（已经经过硬件仿真）和主要文件波形仿真。对重要程序带有注释，对于我对程序的解析能够快速的了解整个程序的设计过程。
2022-04-25 09:04:11
2.45MB
1
ALU的算数运算主要以加、减法为主，至于乘法、除法则可用“移位”配合“加法”的方法加以处理，即可完成运算。虽然逻辑运算的种类很多，但实际上ALU中的逻辑电路单元通常只处理AND、OR、XOR、NOT这四种运算，其它的各种逻辑运算都可以由布尔代数化简，只需用AND、OR、XOR、NOT这四种运算便可完成。
2022-04-16 12:21:45
56KB
1
卷积码是一种性能优良的差错控制编码。本文在阐述卷积码编解码器基本工作原理的基础上, 提出了在MAX+
P lusÊ 开发平台上基于VHDL 语言设计(2, 1, 6) 卷积码编解码器的方法。
2022-04-14 19:28:43
197KB
1