educoder华中科技大学 运算器设计(HUST) 每一关都复制这个代码即可
2021-05-11 20:01:49 536KB educoder
1
需要的可以自取,点个赞关注被
1
logisim:MIPS运算器设计.txt
2021-05-07 08:09:48 528KB logisim:MIPS运算器设
1
华中科技大学实验设计,包含8位可控加法电路设计到MIPS运算器设计等11项已通关实验。
2021-04-25 18:02:15 725KB 运算器实验设计
1
山东大学计算机组成课程设计的第一个实验:微程序控制的运算器设计。压缩包里包含了本实验的Quartus || 8.1项目,直接导入运行就行了。
2021-04-15 21:17:06 465KB 计算机组成 微程序 运算器
1
本实训项目帮助大家理解计算机中重要部件—存储器,要求同学们掌握存储扩展的基本方法,能设计 MIPS 寄存器堆、MIPS RAM 存储器。能够利用所学习的 cache 的基本原理设计直接相联、全相联,组相联映射的硬件 cache。 汉字字库存储芯片扩展实验 MIPS寄存器文件设计 MIPS RAM设计 全相联cache设计 直接相联cache设计 4路组相连cache设计
2021-04-14 20:56:14 1.13MB Logisim 运算器设计 HUST 组成原理
1
华科计算机组成原理实验(详细注解) 运算器设计(HUST) Educoder平台 Logisim环境对应的circ文件: https://blog.csdn.net/Spidy_harker/article/details/106291343
1
代码包含: 8位可控加减法电路设计 CLA182四位先行进位电路设计 4/16/32位快速加法器设计 5位无符号阵列乘法器设计 6位有符号补码阵列乘法器 乘法流水线设计 原码一位乘法器设计 补码一位乘法器设计 MIPS运算器设计
1
微程序控制的运算器设计的设计项目 quartusII 13.0
2021-04-10 14:54:47 334KB 山东大学 计算机组成原理 课设
1
本实训项目帮助学生从可控加减法单元,先行进位电路,四位快速加法器逐步构建 16 位、32 位快速加法器。学生还可以设计阵列乘法器,乘法流水线,实现原码一位乘法器,补码一位乘法器、运算器等教材上的核心内容。 8位可控加减法电路设计 CLA182四位先行进位电路设计 4位快速加法器设计 16位快速加法器设计 32位快速加法器设计 5位无符号阵列乘法器设计 6位有符号补码阵列乘法器 乘法流水线设计 原码一位乘法器设计 补码一位乘法器设计 MIPS运算器设计
2021-04-03 22:30:33 680KB 运算器设计 Logisim HUST
1