内容概要：本文档是深圳技术大学数字电子技术课程的设计报告，详细记录了一个四人智能抢答器的设计过程。设计内容包括抢答和计时两大模块，抢答部分使用74LS175N芯片，通过四个开关实现抢答功能；计时部分最初选用了74LS192芯片，但由于实验室条件限制，最终改为74LS161芯片，实现了30秒倒计时和报警功能。整个设计经历了从理论分析、仿真验证到实际接线测试的过程，解决了多个技术难题，如信号传递延迟、电平控制等问题，最终成功实现了所有功能。 适合人群：数字电子技术课程的学生或对数字电路设计感兴趣的初学者。 使用场景及目标：①了解数字电路的基本设计流程，掌握芯片选型和应用技巧；②熟悉Multisim仿真工具的使用，提高电路仿真能力；③掌握实际电路接线和调试技巧，解决实际操作中的常见问题。 阅读建议：此报告详细记录了从设计到实现的全过程，建议读者仔细阅读每一步骤，特别是遇到的问题及解决方案，结合仿真图和实际接线图进行理解和实践，有助于加深对数字电路设计的理解和掌握。

PCB相关标准要点总结。包括GJB和SJ： GJB3243A-2021《电子元器件表面安装要求》 GJB4057A-2021《军用电子设备印制板电路设计要求》 GJB 362C-2021《刚性印制板通用规范》 GJB 7548A-2021《挠性印制板通用规范》 GJB 10115-2021《微波印制板设计规范》 GJB 2142A-2011《印制线路板用覆金属箔层压板通用规范》 SJ 20810A-2016《印制板尺寸与公差》 SJ 21481-2018《高速电路导线特性阻抗控制要求》 SJ 21554-2020《印制板背钻加工工艺控制要求》 SJ 21305-2018《 电子装备印制板组装件可制造性分析要求》 SJ 21150-2016 《微波组件印制电路板设计指南》

Multisim是电子工程师常用的电路仿真软件之一，常用于电路设计、分析和故障排除。然而，在使用过程中，用户可能会遇到数据库不可用的问题，这通常和软件的注册表设置有关。在Windows操作系统中，注册表是存储系统和应用程序配置信息的核心数据库。当注册表中的配置信息出现错误或者被不恰当地修改时，可能会导致Multisim软件无法正确访问数据库，从而影响正常工作。 要解决注册表相关的问题，首先需要了解注册表的基本结构和工作原理。注册表由一系列多层次的键值对组成，每个键值对都包含着不同的配置数据。在Multisim的上下文中，关键的注册表键可能涉及软件安装路径、用户偏好设置以及与数据库连接有关的配置参数。如果这些参数不正确或者丢失，软件将无法启动数据库引擎，进而导致数据库不可用的错误提示。 解决注册表问题，通常需要对注册表进行修改或者清理。这需要用户具备一定的技术背景，因为错误的操作可能对系统稳定性和软件运行造成更大的损害。在进行任何修改之前，强烈建议备份当前的注册表设置，以便在出现问题时能够快速恢复。备份可以通过注册表编辑器工具中的导出功能完成。 接下来，需要确定引起问题的具体注册表键。用户可以通过查看Multisim的错误日志或者使用注册表编辑器来查找问题键。问题可能是由于某些软件冲突、系统更新或者手动修改错误所导致的。一旦找到问题键，接下来的步骤是修复或者删除这些键值。如果是错误的路径指向，需要将其修改为正确的路径；如果键值丢失，需要创建新的键值并赋予正确的数据类型和内容。 在某些情况下，可能需要对注册表进行更深入的调整。例如，如果是由于硬件驱动不兼容导致的问题，可能需要更新或重新安装驱动程序。硬件工程师在处理这类问题时，往往需要结合专业的硬件知识和硬件工具来诊断和解决。这可能包括检查硬件的物理连接、硬件驱动程序的兼容性，甚至硬件本身的故障。 对于单片机工程师来说，硬件与软件的交互更为密切。在使用Multisim进行单片机仿真时，需要特别注意软件与单片机硬件接口的设置是否正确。如果注册表中有关于接口设置的信息出现错误，可能会导致仿真与实际硬件不匹配的问题。单片机工程师在调试这类问题时，要特别注意接口配置参数的正确性，确保仿真环境能够准确模拟单片机的实际行为。 最终，解决Multisim数据库不可用的问题，不仅仅要关注注册表的调整，还需要结合硬件知识、软件操作以及问题诊断能力。硬件工程师或者硬件学习者在面对这类问题时，需要有全面的技能和深入的理解才能有效地解决问题，并确保电路设计与仿真的准确性。

电磁兼容性（EMC）是指电子设备或系统在其电磁环境中能正常工作，同时不会对环境中的任何设备产生不可接受的电磁干扰。随着电子技术的发展和高频应用的增多，EMC设计变得越来越重要。高频思维是指在进行EMC设计时，需要考虑到电子元件和电路在高频状态下的特性和行为，这些与中低频时有所不同。 以电容器为例，在中低频情况下，电容可以看作一个纯粹的储能组件，但在高频状态下，电容器除了原有的电容特性外，还会表现出引线电感、漏电流和ESR（等效串联电阻）。引线电感和ESR是由于电容器的物理结构决定的，它们在高频条件下会显著影响电容器的性能。因此，在进行EMC设计时，要选择合适的电容器，并且要考虑到其在高频条件下的等效特性。 对于电源设计，尤其是在IC的VCC端，通常会并联使用两种类型的电容器：电解电容和瓷片电容。电解电容通常具有较大的容值，适用于低频滤波；而瓷片电容具有较小的容值，适用于高频滤波。它们的谐振频率点相差较大，可以实现对较宽频带的噪声抑制。 在PCB布线设计时，高频等效特性也需要考虑。在高频条件下，走线电阻虽然存在，但更重要的是走线电感的影响。而且，PCB走线与导线周围导体之间还存在分布电容，这在高频应用中可能会引起串扰等问题。因此，在设计时需要合理布局，以避免不必要的电磁干扰。 磁环和磁珠是EMC设计中常用的元件，它们在高频情况下具有吸波作用，通常被认为具有电感特性。然而，实际上它们的阻值是频率的函数，即R(f)。因此，在高频信号通过时，高频波动会因为I2R的作用产生热量，将干扰转化成热能，从而减少电磁干扰。 了解EMC的高频思维对于电子工程师至关重要。例如，静电工作台的接地导线需要采用宽的铜皮带和金属丝网蛇皮管，而不是传统的圆形接地线缆。这是因为在高频下，线缆的走线电感量过大，不利于静电电荷的快速泄放。而信号线之间的串扰可以通过增加它们之间的间距来减少，但信号线与地线之间应该尽量靠近，以便信号线上的波动干扰可以方便地泄放到地线上。 总结来说，高频思维要求电子工程师们在进行EMC设计时，必须考虑到元件和电路在高频下的等效特性，并且合理利用这些特性来优化设计，防止电磁干扰，并确保设备正常运作。通过正确地应用高频思维，电子工程师可以更好地解决电磁兼容性问题，提升产品的整体性能和可靠性。

在电子硬件设计中，PCB（印制电路板）的电磁干扰（EMI）控制是一项至关重要的任务。本文主要探讨了PCB中的EMI设计规范步骤，以确保设备的稳定性和符合EMI标准。 关于IC（集成电路）的电源处理，设计规范要求每个IC的电源引脚都要配备0.1μF的去耦电容，对于BGA封装的芯片，其四角应分别放置0.1μF和0.01μF的电容。电源线上的滤波电容也是必不可少的，例如VTT等，这不仅有助于系统的稳定性，还能有效减少EMI。电容的配置要确保电源路径的完整性，以降低噪声。 时钟线的处理是EMI设计的关键。建议优先布设时钟线，并遵循特定的规则：频率高于66MHz的时钟线过孔数不应超过2个，平均值不超过1.5个；频率低于66MHz的时钟线，过孔数不超过3个，平均值不超过2.5个。长于12英寸的时钟线，如果频率超过20MHz，过孔数量不得超过2个。在时钟线穿过过孔的地方，应在第二层（地层）和第三层（电源层）之间添加旁路电容，确保高频电流的回路连续性。电容应靠近过孔且与过孔的最大间距不超过300密尔。此外，时钟线不应穿岛，以防止干扰的产生，如果无法避免，可以使用去耦电容形成镜像通路。 对于I/O口的处理，所有的I/O口，如PS/2、USB、LPT、COM、SPEAK OUT、GAME等，应连接到同一块地，左侧和右侧与数字地相连，以增强抗干扰能力。COM2口如果是插针式，应尽可能靠近I/O地。EMI器件应靠近I/O屏蔽罩以减少辐射。I/O口附近的电源层和地层应独立，避免信号穿岛，以减少潜在的噪声路径。 文章强调了EMI设计规范的重要性，设计工程师需要严格遵守，而EMI工程师则有责任检查和解决不符合规范导致的问题。双方需要紧密协作，共同提高设计的EMI性能，降低成本，并不断更新和完善设计规范。 PCB的EMI设计规范步骤旨在通过合理的电源处理、时钟线布局和I/O接口管理，降低电磁干扰，确保系统运行的稳定性和合规性。设计师必须充分理解并严格遵循这些规则，以创建高效且低EMI的电子产品。

标题中的“DSM引导文件群辉ds918+_25426 6.23”指的是Synology DiskStation Manager (DSM) 操作系统的更新版本，具体为6.2.3，适用于群晖科技的NAS设备DS918+。DSM是群晖科技为其网络附加存储（NAS）设备开发的用户友好的操作系统，提供了文件管理、备份、多媒体服务等多种功能。 描述中提到的“U盘驱动EFI引导”是指使用EFI（Extensible Firmware Interface）启动方式来通过USB驱动器安装或更新DSM系统。EFI是一种替代传统BIOS的新型固件接口，它允许更高级别的操作系统和硬件交互，支持更大的硬盘容量和更快的启动时间。华硕H310主板支持EFI，因此可以使用这种方法进行安装。"I38100"可能指的是Intel酷睿i3-8100处理器，这款CPU与H310主板兼容，且在描述中提到的配置下能够实现稳定运行。 “系统安装文件”通常包括DSM的ISO映像或者更新包，用户可以通过这些文件将DSM系统安装到NAS设备上，或者对现有系统进行升级。这里的“完美稳定运行7天”表明用户已经验证了这个更新包在特定硬件配置上的稳定性和可靠性。 标签中的“stm32 arm 嵌入式硬件 单片机”与标题和描述的主要内容关联较小，但可能意味着DSM系统在某种程度上与这些技术有关。STM32是意法半导体生产的一系列基于ARM Cortex-M内核的微控制器，常用于嵌入式系统设计。这可能暗示DSM系统或其硬件组件中可能包含STM32芯片，或者这个引导文件适用于使用类似硬件架构的其他嵌入式系统。 这个压缩包文件包含的是针对群晖DS918+ NAS设备的DSM 6.2.3系统更新，特别是通过EFI引导的U盘安装方法。用户已经确认这个方法在华硕H310主板搭配Intel i3-8100处理器的环境下运行良好，而且提供了7天无故障运行的稳定性证明。对于想要使用相同或相似硬件配置升级DSM系统的用户来说，这是一个有价值的资源。同时，文件可能也与嵌入式硬件和STM32单片机的应用有所关联。

### PCB EMI设计规范步骤详解 #### 一、引言 在现代电子设备的设计中，电磁干扰（EMI）已成为一个不可忽视的问题。为了保证产品的性能稳定性和合规性，合理有效的PCB EMI设计规范至关重要。本文将详细介绍PCB EMI设计规范中的关键步骤及相关注意事项，旨在帮助硬件设计师优化PCB设计，降低EMI风险。 #### 二、IC的电源处理 1. **去耦电容配置**： - 对于每个集成电路（IC），确保其电源引脚（PIN）配备有一个0.1μF的去耦电容器。 - 对于BGA封装的芯片，应在BGA的四个角落分别安装0.1μF和0.01μF的电容器各两个，总计八个电容器。 - 特别注意为电源走线添加滤波电容，例如为VTT等电源线增加滤波措施。这些措施不仅有助于提高系统的稳定性，还能有效改善EMI表现。 2. **电源走线的滤波**： - 在设计中加入适当的滤波电容，可以有效地减少电源线上的噪声，从而降低EMI的影响。 #### 三、时钟线的处理 1. **时钟线布线原则**： - 首先考虑布设时钟线，特别是对于高频时钟信号。 - 对于频率≥66MHz的时钟线，每条线的过孔数量不应超过2个，平均过孔数量不得超过1.5个。 - 对于频率<66MHz的时钟线，每条线的过孔数量不应超过3个，平均过孔数量不得超过2.5个。 - 如果时钟线长度超过12英寸且频率>20MHz，则过孔数量不得超过2个。 - 若时钟线包含过孔，应在过孔附近的第二层（地层）和第三层（电源层）之间添加旁路电容，确保高频电流的回流路径连续。 2. **避免穿岛**： - 尽可能避免让时钟线穿过岛状结构（如电源岛、地岛等）。如果无法避免，对于频率≥66MHz的时钟线必须避免穿岛；而对于频率<66MHz的时钟线，如果穿岛则需要在附近添加去耦电容以形成镜像通路。 3. **时钟线布局注意事项**： - 保持时钟线与I/O接口之间的距离大于500mil，并避免与时钟线平行走线。 - 当时钟线位于第四层时，应尽量使其参考层为为其供电的电源层面。 - 打线时线间距需大于25mil。 - 连接BGA等器件时，避免在BGA下方布设过孔。 4. **特殊时钟信号的处理**： - 注意所有时钟信号，特别是名称看似非时钟信号但实际运行时钟功能的信号，例如AUDIO CODEC的AC_BITCLK以及FS3-FS0等。 #### 四、I/O口的处理 1. **I/O口的分组与接地**： - 各种I/O接口（如PS/2、USB、LPT、COM、SPEAKOUT、GAME等）应分成一块地，左右两端与数字地相连，宽度至少为200mil或三个过孔。 - COM2口如果是插针式接口，尽量靠近I/O地。 2. **EMI器件的位置**： - I/O电路中的EMI器件尽量靠近I/O屏蔽（SHIELD）。 3. **I/O口区域的设计**： - I/O口处的电源层和地层应单独划分成岛，并确保Bottom和Top层都铺设地线，不允许信号线穿越岛屿区域。 #### 五、几点说明 1. **设计工程师的责任**： - 设计工程师必须严格遵守PCB EMI设计规范。EMI工程师有权进行检查。若因违反设计规范导致EMI测试失败，责任由设计工程师承担。 2. **EMI工程师的责任**： - EMI工程师对设计规范的执行情况负责。对于遵循规范但仍EMI测试失败的情况，EMI工程师有义务提供解决方案，并将这些经验总结到设计规范中。 - EMI工程师还需要负责每个外部接口的EMI测试，确保不会遗漏任何接口。 3. **设计改进与反馈**： - 每个设计工程师有权提出对设计规范的修改建议或疑问，EMI工程师应负责解答疑问，并通过实验验证后将合理建议纳入设计规范中。 - EMI工程师还应努力降低成本，减少磁珠等EMI抑制元件的使用量。 通过上述详细的PCB EMI设计规范步骤介绍，我们可以看出，良好的EMI设计不仅仅是关注单个设计元素，而是需要综合考虑整个PCB设计中的多个方面，包括电源处理、时钟信号管理、I/O接口处理等多个维度。这些步骤和注意事项的实施将有助于提高产品的EMI性能，确保电子产品在复杂环境中能够稳定可靠地工作。

开关电源EMI电路设计是电源设计中的一个重要环节，主要目的是减少电源工作时产生的电磁干扰（EMI），保证电源本身的正常工作以及不对其他设备产生干扰。本文将详细解读开关电源EMI电路设计中的技巧和方法，以及设计中需要注意的事项。 了解EMI的产生原理至关重要。开关电源工作时，由于高速的开关动作，会产生大量的电磁干扰。这些干扰可以分为差模干扰和共模干扰两大类。差模干扰主要是由电源的正负线路之间的电压波动产生的，而共模干扰则是由于线路和地之间的电压波动导致的。 在设计EMI电路时，需要考虑不同的频率范围，采取不同的滤波措施。对于1MHz以下的低频干扰，主要以差模干扰为主，可以通过增大X电容的方式来抑制。而当干扰频率在1MHz到5MHz之间时，干扰类型转为差模共模混合，此时需要在输入端并联一系列X电容，并且要分析干扰源并针对性解决。5MHz以上的高频干扰主要是共模干扰，需要采用专门针对共模干扰的抑制方法。 针对高频共模干扰，比如10MHz以上的干扰，可以采用磁环来减小干扰。具体方法是在地线上绕磁环两圈，可以有效衰减高频干扰。在25MHz到30MHz的频率范围内，可以通过增加对地Y电容，或在变压器外包裹铜皮等措施来减小干扰。在更高频段，如30MHz到50MHz，干扰通常是由于MOS管的高速开关动作造成的，这时可以通过增加MOS管驱动电阻或使用RCD缓冲电路来抑制干扰。 在100MHz到200MHz的频率范围内，干扰主要由输出整流管的反向恢复电流引起。可以通过在整流管上串磁珠来减小干扰。针对PFC MOSFET和PFC二极管的干扰，使用磁珠也是非常有效的办法，尽管在垂直方向上可能效果不佳。此外，也可以考虑在MOSFET和二极管上增加吸收回路来抑制干扰，但可能会影响效率。 除了上述频率区分的策略外，设计开关电源时防止EMI的措施还包括： 1. 减小噪声电路节点的PCB铜箔面积，例如开关管的漏极和集电极，以及初次级绕组节点等。 2. 使输入输出端远离噪声元件，例如变压器线包、磁芯以及开关管的散热片等。 3. 确保噪声元件远离外壳边缘，因为外壳边缘容易接触到外部接地线。 4. 如果没有使用电场屏蔽的变压器，应保持屏蔽体和散热片与变压器保持距离。 5. 减少电流环面积，包括次级整流器、初级开关功率器件、栅极驱动线路以及辅助整流器。 6. 避免将门极驱动返馈环路与初级开关电路或辅助整流电路混在一起。 7. 调整阻尼电阻值以防止振铃声。 8. 防止EMI滤波电感饱和。 9. 使拐弯节点和次级电路元件远离初级电路的屏蔽体或散热片。 10. 保持初级电路摆动节点和元件本体远离屏蔽体或散热片。 11. 将高频输入输出的EMI滤波器靠近输入电缆或连接器端以及输出电线端子。 12. 保持EMI滤波器与PCB板铜箔和元件本体之间一定距离。 13. 在辅助线圈的整流器线路上增加电阻，以及在磁棒线圈上并联阻尼电阻。 14. 在输出RF滤波器两端并联阻尼电阻。 15. 在变压器初级静端和辅助绕组之间放置1nF/500V陶瓷电容器或一串电阻。 16. 在PCB设计时留下放置屏蔽绕组脚位和RC阻尼器位置。 17. 如果空间允许，在开关功率场效应管漏极与门极之间放置小径向引线电容器。 18. 在直流输出端放置小RC阻尼器。 19. 避免将AC插座和初级开关管散热片靠在一起。 通过以上的方法和技巧，可以有效减少开关电源在设计中产生的EMI干扰，保证电源的稳定工作以及对其他设备的电磁兼容性。在实际设计过程中，需要综合考虑各种可能的干扰源和干扰途径，并采取相应的设计策略，以达到最佳的EMI控制效果。

随着电子产品向高密度、高灵敏度和高速化发展，电磁兼容和电磁干扰问题也变得越来越严重，因此，如何做好PCB的电磁兼容性设计？本文将介绍有利于提高PCB的EMC特性的各种方法与技巧，希望能帮助大家设计出具有良好EMC性能的PCB电路板。 在电子设计领域，PCB（印制电路板）的电磁兼容性（EMC）设计是至关重要的，因为随着电子产品向高密度、高速度和高灵敏度发展，电磁干扰（EMI）问题日益突出。电磁兼容性（EMC）是指设备在特定电磁环境下，既能正常工作又不会对其他设备造成干扰的能力。为了实现这一目标，设计师需要理解和掌握一系列设计方法和技巧。 电磁干扰（EMI）通常由干扰源、传播路径和接收者三要素构成。在PCB设计中，减小EMI可以通过控制这三个方面来实现。例如，合理布局元器件，避免敏感信号线与噪声源相邻，优化电源和地线的布设，都是降低EMI的有效手段。 印制电路板的布线技术在确保EMC中扮演关键角色。布线的阻抗、电容和电感特性需要精心设计。阻抗直接影响信号传输的质量，电容和电感则可能引起耦合和噪声。设计师应增大走线间距以减少电容耦合，平行布设电源线和地线以优化电容，将高频敏感信号线远离噪声源，并加宽电源线和地线以降低它们的阻抗。 分割技术是另一种重要的策略，通过物理分割将不同类型的电路隔离开，减少耦合，特别是电源线和地线之间的耦合。例如，可以使用非金属沟槽隔离地线面，不同电路的电源和地线应用不同值的电感和电容进行滤波，以适应不同电路的需求。 局部电源和IC间的去耦是减小噪声传播的有效方法。大容量旁路电容用于电源入口，提供瞬时功率需求，并滤除低频脉动。每个IC附近都应设置去耦电容，靠近引脚布置以滤除开关噪声。 接地技术也是不可忽视的一环。在单层PCB中，接地线的设计要求形成低阻抗的接地回路，以减少信号返回路径的电势差。而在多层PCB中，采用大面积的接地平面可以显著降低接地阻抗，同时使用接地层间的分割以进一步减少耦合。 提高PCB电磁兼容性设计需要综合考虑布线策略、信号分割、去耦和接地等多个方面。理解并熟练运用这些方法，才能设计出高性能且具有良好EMC性能的PCB电路板，以满足现代电子设备的严格要求。

对电子产品开发，生产、使用过程中常常提出电磁干扰、屏蔽等概念。电子产品正常运行时其核心是PCB板及其安装在上面的元器件、零部件等之间的一个协调工作过程。要提高电子产品的性能指标减少电磁干扰的影响是非常重要的。