搜索【fpga_串口】的结果

UART接口的Verilog源代码打包

配合本人所写FPGA教学系列文章使用，具体参考UART系列第二篇

2021-01-29 20:08:24 4KB verilog uart fpga 串口通信

1

基于FPGA的异步通信控制器设计与实现

介绍了利用现场可编程门阵列（FPGA）设计一个I/O板可以实现串口异步通信，I/O板主要完成中转上位机指令和下位机数据及中间控制的功能。设计可实现下位机任意配置标准波特率、数据传输超时时间以及上位机工作状态等。该设计接口简单、易于扩展、便于应用于桥接下位机和上位机的场合及只需输入配置指令便可实现传输要求。

2021-01-28 02:32:28 3.06MB FPGA；串口通信；实现；配置

1

FPGA实现RS-232串口收发的仿真过程

1. 文本程序输入（Verilog HDL） 2. 功能仿真（ModelSim，查看逻辑功能是否正确，要写一个Test Bench） 3. 综合（Synplify Pro，程序综合成网表） 4. 布局布线（Quartus II，根据我选定的FPGA器件型号，将网表布到器件中，并估算出相应的时延） 5. 时序仿真（ModelSim，根据时延做进一步仿真）

2019-12-21 22:13:28 275KB FPGA 串口

1

fpga串口通信，利用fifo转发

在FPGA平台上，使用verilog语言编写，在quartus ii中编译通过，主要功能是接收串口数据，利用内部的fifo保存数据，然后传输给上位机

2019-12-21 22:08:44 122KB fpga 串口程序

1

FPGA串口8位转32位收发数据

此为FPGA串口8转32位收发数据，笔者亲测可用，接收与发送数据都进行了32位的转化，希望可以帮助到有需要的朋友们

2019-12-21 21:41:34 983KB verilog xilinx fpga

1

基于Nexys4 DDR的FPGA串口模块，带缓冲FIFO

FPGA串口模块，原创作者为CrazyBingo，在《FPGA案例技巧与开发实例详解》中的串口模块基础上改造，加入串口缓冲区FIFO，无须关心使能信号。已在Nexys4 DDR开发板上验证，开发环境为Vivado 2015.4

2019-12-21 21:14:31 21.17MB FPGA 串口 FIFO

1

使用Verilog+quartus2+ModelSim仿真UART串口通信（32位）

在测试文件中，设定串口发送模块发送的内容，并发给接收模块接收端，通过仿真，可知接收模块接收内容和发送内容一致

2019-12-21 20:50:53 40KB FPGA串口 多字节通信

1

FPGA 串口调试源代码

FPGA 串口调试的源代码，用verilog实现

2019-12-21 20:14:50 4KB FPGA 串口

1

FPGA串口通信程序

实现FPGA与电脑串口的通信程序，Quartus II 13.0 上运行无误，所用FPGA芯片型号为Altera Cyclone IV E ,EP4CE15F23C8。烧写进FPGA开发板后，从串口助手向FPGA板发数据，可从串口助手收到发送数据加一后的结果。

2019-12-21 20:12:08 10.26MB FPGA UART通信

1

FPGA串口收发字符串之串口接收模块

FPGA串口收发字符串之串口接收模块，有需要的同学可以下载！

2019-12-21 19:55:02 3KB FPGA串口

1

个人信息

热门下载

最新下载

其他资源