Verilog编写，用PWM控制8个LED的亮度，代码清晰易懂，在开发板上测试成功。

本资源压缩包内含整个Quartus项目工程Top_proj。本项目基于Verilog语言和Quartus II平台设计了一个FPGA简易数字钟，能实现小时、分钟和秒的计时及显示，其中，通过控制时、分和秒实现时钟计时的计数模块是本次设计的核心。计数模块的关键在于能够理解三个计时单位之间的联系，即秒计数满60产生一个向分钟的进位，分钟计数满60产生一个向小时的进位，这两个进位信号将小时、分和秒联系起来，是理解本设计的关键点。 为时钟设计一个初值设置控制信号，按下设置信号时能利用开发板上的拨码开关或按键对时间进行校对设置。https://xinso.blog.csdn.net/article/details/106558166

verilogHDL高级数字设计是数字电路设计的经典用书，ciletti的书，进阶必看，对数字电路知识有充分的介绍，包含数字基础部分和Verilog数字设计部分以及FPGA相关的设计等

此为FPGA串口8转32位收发数据，笔者亲测可用，接收与发送数据都进行了32位的转化，希望可以帮助到有需要的朋友们

PS/2键盘解码实验程序： CPLD通过PS/2接收键盘的数据，然后把接收到的大写字母A-Z的键值转换成相应的ASCII码，再通过串口传送给PC机。只要字母按键被按下，就能够在串口调试助手里显示相应的字母。 文件中包括Verilog和VHDL的两种语言的Quartus II程序，请您参考。

多位数码管显示所选楼层&LED为电梯当前楼层

SPI_FPGA.c是stm32使用dma接收spi数据的配置程序和DMA的中断服务函数。 .v的程序，是fpga的Verilog代码。里面包含spi的模块代码，和应用的top文件。

彩灯控制器要求如下： 1）要有多种花型变化（5种，分别是1单灯从左向右移动后移回。2隔灯亮至全部后隔灯熄灭。3中间双灯向两边移动后移回。4左向右而出的烟花。5灯从左向右亮至全亮，闪烁后，从右向左熄灭）led为8路。 2）多种花型自动变化。 3）彩灯变换快慢节拍可调节。 4）具有清零开关。 FPGA芯片为Altera的10CL006，软件基于quartus 18，程序绑上自己的管脚就可以使用，如有问题欢迎留言。

本压缩包主要是夏宇闻编写的Verilog数字系统设计，这是 第3版的课程资源的pdf版本，内容涵盖492页，带书签，字迹清晰，适合初学FPGA的人学习观看.

一、4位半加法器的Verilog实现 二、138译码器的Verilog实现 三、并行输入串行输出移位寄存器 四、带异步复位和置位、上升沿触发的触发器 五、模10计数器 六、停车位剩余计数显示牌的Verilog实现 七、银行排号机系统电路 八、分频器（2的偶数分频、16分频(占空比为2:14)、5分频） 九、四选一数据选择器——testbench仿真 十、ASK调制、FSK调制(正弦波) ———————————————— 原文链接：https://blog.csdn.net/qq_42605300/article/details/105760677